Генератор качающейся частоты

К числу сигналов, применяемых в автоматизированных системах контроля, а также в радиотехнике относится ЛЧМ-сигнал. Аббревиатура «ЛЧМ» означает «линейная частотная модуляция», т. е. рассматриваемый сигнал представляет собой радиоимпульс с прямоугольной огибающей и плавно, точнее – по линейному закону, изменяющейся частотой заполнения. Форма сигнала приведена на рис. 10.24, а, а зависимость частоты заполнения импульса от времени t – на рис. 10.24, б. Разность частот в начале и в конце импульса называют девиацией ∆f, а произведение девиации на длительность импульса τ_и – базой сигнала b = ∆f∙τ_и. Частота заполнения может не возрастать, а убывать по линейному закону. Следует отметить, что увидеть четкую осциллограмму ЛЧМ-сигнала невозможно, так как условием четкости изображения является дробно-кратное соотношение частот сигнала и развертки осциллографа, что при фиксированном значении периода развертки и непрерывно изменяющейся частотой заполнения постоянно нарушается.

Управление частотой заполнения ЛЧМ-сигнала осуществляется извне, с помощью управляющего сигнала: в этом плане имеется отдаленная аналогия между схемой формирования ЛЧМ-сигнала и электронным ключом – но в ключе объектом управления является не частота, а амплитуда сигнала и управление осуществляется не плавно, а скачком.

Рис. 10.24

Плавное управление каким-либо параметром сигнала в электронике называют модуляцией, а скачкообразное – манипуляцией.

На рис. 10.25 приведен один из вариантов построения формирователя ЛЧМ-сигнала. Эта схема называется генератором качающейся частоты (ГКЧ), в зарубежных публикациях – свип-генератором. В своей основе ГКЧ представляет собой RС-генератор с мостом Вина. Частота сигнала, формируемого в RС-генераторе постоянна и определяется значениями сопротивлений и емкостей моста. Если изменять значение, скажем, R под воздействием управляющего сигнала, то будет меняться частота генерации f. Поскольку управление значением R должноосуществляться с помощью электрического сигнала, то необходим элемент, обладающий требуемыми свойствами. Таковым является фоторезистор, освещаемый излучением светодиода с плавной зависимостью яркости от приложенного напряжения (в совокупности фоторезистор и светодиод образуют оптрон). Поскольку мост Вина, как правило, содержит два одинаковых сопротивления, то необходимо и два фоторезистора. К достоинствам схемы ГКЧ с оптронами является отсутствие гальванической связи между цепью управляющего сигнала и остальным генератором.

Другой вариант ГКЧ предполагает управление значениями емкостей в мосте Вина. В качестве элементов С, меняющихся под действием приложенного электрического управляющего сигнала, используют варикапы.

В качестве управляющих сигналов обычно используют ЛИН. Таким образом, ГКЧ является генератором с подачей на вход внешнего сигнала.

Рис. 10.25

ГКЧ оказывается «встроенным» в целую цепочку генераторов – вначале генератор прямоугольных импульсов, управляющих процессами в ГЛИНе; затем сам ГЛИН и, наконец, ГКЧ. После ГКЧ обычно ставят еще и электронный ключ, не пропускающий на выход сигналы во время обратного хода ЛИН. Для ключа управляющим сигналом является последовательность прямоугольных импульсов с выхода самого первого из каскадов. Функциональная схема соединения генераторов приведена на рис. 10.26.

Рис. 10.26

Примером использования ГКЧ в автоматизированных измерениях служит измеритель АЧХ схем: ЛЧМ-сигнал подают на вход исследуемой схемы, а ЛИН, управляющее частотой генерации используют для внешней синхронизации осциллографа. На экране последнего отображается АЧХ схемы в пределах значения девиации частоты ЛЧМ-сигнала.

ОСНОВНЫЕ ЦИФРОВЫЕ СХЕМЫ

Главной особенностью цифровой схемотехники является использование двухуровневых сигналов. В аналоговой схемотехнике сигнал может принимать любое значение в пределах от минимального до максимального значения. В цифровых схемах он должен принимать одно из двух нормированных значений. Оба значения сигнала имеют одинаковую полярность, при этом одно значение близко к нулю вольт, а второе имеет значение порядка единиц вольт (по модулю). Малый сигнал принято называть сигналом (уровнем) логического нуля и обозначать U⁰ (это отнюдь не означает, что U показатель степени, равный нулю!). Большой сигнал называют сигналом (уровнем) логической единицы и обозначают U¹. Нормированные значения U⁰ и U¹ для разных типов выпускаемых промышленностью микросхем приведены ниже, в табл. 11.4 – легко увидеть, что они различаются не только количественно, но и полярностью.

Применение двухуровневых сигналов позволяет существенно повысить надежность функционирования электронных схем. В аналоговых схемах любое отличие значения сигнала от требуемого является ошибкой, которая может привести к тяжелым последствиям. Напротив, в цифровых схемах небольшое отклонение сигнала от номинала ошибкой не является, если не перейден порог U_пор между нулем и единицей, как правило равный

U_пор = 0,5(U⁰ + U¹).

Например, в цифровой схеме приняты номинальные значения U⁰= 0,5В, U¹=4,5В;тогда U_{пор =} 2,5 В. Если уровень U¹ по каким-то причинам понизился до 2,55 В, т. е. остался выше порога, то электронное устройство все равно сработает правильно. Использование двухуровневых сигналов дает и второе преимущество – функционирование цифровых схем можно описать с помощью так называемой «булевой» алгебры – алгебры двоичных чисел. Само по себе двоичное счисление проигрывает традиционному десятичному, так как требует огромного количества разрядов (например, трехразрядное десятичное число 129 в двоичном варианте имеет 8 разрядов). Однако возможность применения «булевой» алгебры существенно облегчает проектирование сложных электронных схем. От близости электронных схем к математическому аппарату пошло и их название – «цифровые».

Третье преимущество цифровой схемотехники перед аналоговой - малая номенклатура простейших схем, комбинацией которых являются все более сложные электронные устройства. Если рассмотрению модулей аналоговых схем в данном пособии посвящено девять глав, и при этом за рамками остались некоторые относительно редко используемые схемы, то в цифровой схемотехнике таких модулей – всего четыре: три логических схемы (И, ИЛИ и НЕ) и триггер. Впрочем, иногда триггер с раздельными входами и счетный триггер считают разными элементарными схемами – тогда число модулей доходит до пяти.

Следует отметить и недостатки цифровой схемотехники. Если в процессе работы значение сигнала преодолевает порог, то это может иметь катастрофические последствия, поэтому разработчики электронных изделий затрачивают массу усилий на то, чтобы корректировать такие ошибки. Малая номенклатура элементарных схем при ручном проектировании электронных устройств из-за «однообразия пейзажа» вызывает ошибки в соединении входов и выходов схем, для преодоления которых приходится разрабатывать тестовые сигналы. При проектировании следует также помнить, что уровни U⁰ и U¹ для разных типов выпускаемых промышленностью микросхем различаются не только количественно, но и полярностью, поэтому создание электронных устройств на смешанной базе требует введения схем согласования уровней.

Логические элементы

Выше уже были упомянуты три логические схемы – И, ИЛИ и НЕ. Рассмотрим их подробнее. В простейшем варианте схемы И (второе название – конъюнктор) и ИЛИ (дизъюнктор) имеют по два входа и один выход (входов может и больше, однако принцип действия схем при этом не изменяется). Количество входов часто включают в название схемы вместе с ее функцией: так, схему И с двумя входами обозначают как 2И. Условное обозначение схемы 2И приведено на рис.11.1. В табл. 11.1, именуемой «таблицей истинности» или «таблицей состояния» показана связь сигнала на выходе схемы с входными. Поскольку каждый сигнал может принимать только два значения, то возможны четыре комбинации входных сигналов. Очевидно, что уровень U¹ на выходе схемы И достигается только при наличии такого же уровня одновременно на всех ее входах (и на первом входе, и на втором).

	Табл. 11.1
x1 x2 y
Рис.11.1

Схема И является, в известной степени, аналогом электронного ключа. Однако все входные сигналы схемы И «равноправны», в то время как в аналоговых электронных ключах к управляющему сигналу ставят более жесткие требования (он должен быть двухуровневым), в то время как второй входной сигнал может быть любым. Таким образом, в цифровой электронике ключ эквивалентен схеме И, а в аналоговой – нет.

	Табл. 11.2
x1 x2 y
Рис.11.2

На рис.11.2 приведено условное обозначение схемы 2 ИЛИ, а табл.11.2 является ее «таблицей истинности» («таблицей состояния»). В рассматриваемом случае также возможны четыре комбинации входных сигналов, однако в отличие от схемы И на выходе схемы ИЛИ U¹ «появляется», если хотя бы на одном из входов имеет место такой сигнал (или если U¹ подан на несколько входов сразу). Таким образом, на выходе схемы ИЛИ U¹ оказывается вероятнее, чем U⁰ – именно этот факт подчеркивает значок единицы внутри прямоугольника на условном обозначении схемы.

Проще всех «логика» схемы НЕ (условное обозначение – рис.11.3, «таблицей истинности» - табл. 11.3). Если на входе этой схемы U¹, то на выходе U⁰и наоборот. Эта операция с сигналом называется логической инверсией. В привычном нам десятичном счислении инверсным к +1 значением является −1, но в «булевой» алгебре отрицательных чисел нет, да и вообще выбор невелик: если не «единица» - значит «ноль». О различии в инверсиях в аналоговой и цифровой частях электроники следует постоянно помнить.

	Табл. 11.3
x y
Рис.11.3

Схемы И, ИЛИ и НЕ можно реализовать на самых разных элементах – на диодах, транзисторах, многосеточных радиолампах, магнитных колечках и т.д. Однако в течение последних десятилетий их выпускают исключительно в виде монокристаллических интегральных микросхем, причем в одном кристалле как правило содержится несколько логических схем.

11.2. RS-триггер

Триггер – это схема с двумя устойчивыми состояниями, поменять которые можно только, подав входное воздействие. Тем не менее, триггер в схемотехническом плане исключительно близок к ждущему мультивибратору, чуть дальше отстоит от мультивибратора автоколебательного. В последние десятилетия триггеры выпускают исключительно в виде монокристаллических интегральных микросхем, однако для понимания физики процессов в этой важнейшей цифровой схеме вернемся в прошлое и рассмотрим триггер на биполярных транзисторах.

Схема триггера на транзисторах приведена на рис. 11.4. Схема отличается абсолютной симметричностью, однако это не является ее главной особенностью. Сравнение схемы триггера со схемой транзисторного ждущего мультивибратора рис. 10.9 показывает, что у ЖМВ имеется зарядная цепь в составе конденсатора и базового сопротивления, а у триггера ее заменяет базовый делитель (у ЖМВ такой делитель тоже есть, но он единственный, а у триггера делителей два).

В этом схемотехническом решении заключено главное отличие триггера от мультивибратора: ведь базовый делитель задает устойчивость состояния схемы. У ЖМВ делитель один – и устойчивое состояние единственное, у триггера делителей два – соответственно и два устойчивых состояния. Перезаряд конденсатора в ЖМВ вызывает самопроизвольное переключение этой схемы, у триггера конденсатора нет – не может быть и самопроизвольного переключения.

Рис.11.4

Поскольку входные (переключающие) воздействия должны поступать на базы обоих транзисторов триггера, то схема имеет два входа. Наличие дифференцирующих цепей и диодных ограничителей во входных цепях делает входные воздействия краткосрочными. Если на входе триггера длительное время поддерживался уровень U⁰, то при его замене на U¹ короткий импульс через входную цепь достигнет базы соответствующего транзистора, а при переходе U¹от к U⁰ – не пройдет через диодный ограничитель. Подача двух и более сигналов подряд на один и тот же вход приведет к переключению триггера только по первому импульсу, да и то если он поступит в базу запертого транзистора.

Выходные сигналы триггера формируются на коллекторах транзисторов. Если транзистор открыт (находится в зоне насыщения), то на его коллекторе практически ноль и выходной сигнал схемы - U⁰. Если же транзистор закрыт (находится в зоне отсечки), то потенциал коллектора близок к напряжению коллекторного питания и воспринимается как U¹. Поскольку оба транзистора не могут быть одновременно открыты или одновременно закрыты (объяснение этого факта см. в п. 10.4 ), то это означает, что состояние одного выхода логически инверсно состоянию другого выхода. Иначе говоря, если на одном выходе U¹, то на другом - U⁰ и наоборот.

Поскольку схема триггера абсолютно симметрична, приходится различать входы и выходы на уровне условной маркировки. Так, один из выходов считается «главным» и обозначается буквой Q. Тогда второй выход называется «инверсным» и для сигнала на нем используется (черта в «булевой» алгебре означает инверсию). Различают и входы: вход, при подаче сигнала на который на главном выходе устанавливается «единица» (если ее там не было), называется S-входом; вход, при подаче сигнала на который на главном выходе устанавливается «ноль» (если его там не было), называется R-входом.

Поскольку триггер имеет два входа, то его называют триггером с раздельными входами, а по буквам маркировки входов – RS-триггером. Принцип действия схемы поясняют диаграммы напряжений на ее входах и выходах рис.11.5. Обращает на себя внимание ситуация, когда на оба входа одновременно поступают импульсы: один из них стремится открыть запертый транзистор, второй – поддержать открытое состояние другого транзистора.

Рис.11.5

Поскольку одновременно транзисторы открыться не могут, возникает «противоборство» с неопределенным результатом. Эксплуатировать схему, на выходах которой то или иное состояние может установиться случайно, невозможно. Поэтому RS-триггер дополняют двумя схемами 2И – такой триггер называется JK- триггером.

Рассмотрением принципа действия RS-триггера воспользуемся также для пояснения термина «коэффициент разветвления по выходу» (или, что то же самое – «нагрузочная способность»). Эти понятия одинаково справедливы для всех типов триггеров и имеют большое значение при создании сложных цифровых схем. Выше уже упоминалась одна из главных угроз цифровой электроники – перепутывание U¹ и U⁰. Очевидно, что эта угроза нарастает, если уровни логической единицы и логического нуля отклоняются от номинальных значений и сближаются друг с другом и с порогом.

Определим значения U¹ и U⁰ ненагруженного триггера. U⁰ формируется на коллекторе открытого (насыщенного) транзистора и его значение в вольтах равно падению напряжения между коллектором и эмиттером тразистора (эмиттер при этом заземлен), иначе говоря U⁰ = ∆U_{кэ нас}.

U¹ также выделяется на коллекторе, но закрытого (находящегося в режиме отсечки) транзистора, через который течёт небольшой ток неосновных носителей I_ко. Этот ток протекает также через коллекторное сопротивление R_к, создавая на нем падение напряжения. Через R_к течет также ток базового делителя I_дел.. Наличие обоих токов приводит к тому, что потенциал коллектора закрытого транзистора меньше напряжения источника коллекторного питания Е_к (а значит и уровень U¹) равен

U¹ = Е_к − (I_ко + I_дел.)∙R_к.

Формула для уровня логической единицы получена для случая ненагруженного триггера – очевидно, что работа схемы в режиме, когда сигнал с ее выхода никуда не поступает, практически бессмысленна. Но, если к триггеру подключить нагрузку, то через нее и через R_к потечет ток нагрузки I_н. Уровень логической единицы понизится и составит

U¹ = Е_к − (I_ко + I_дел. + I_н)∙R_к.

При N нагрузках (принимается, что в цифровой электронике все нагрузки одинаковы) происходит дальнейшее понижение U¹ до уровня

U¹ = Е_к − (I_ко + I_дел. + N I_н)∙R_к.

Максимальное количество нагрузок N, при котором сохраняется условие U¹ >U_пор, называют нагрузочной способностью (или коэффициентом разветвления, подразумевая под этим термином разветвление сигнала с выхода триггера по входам других цифровых схем). При проектировании сложных цифровых схем следует иметь в виду, что приближение количества нагрузок к предельному значению с одной стороны упрощает схему, а с другой – повышает вероятность перепутывания нуля с единицей.

11.3. JK- триггер

JK-триггер относится к группе триггеров с раздельными входами. Название схемы по-русски принято читать или на немецкий лад «йот-ка-триггер», или на французский – «жи-ка-триггер». Функциональная схема JK- триггера приведена на рис.11.6. Как видно, JK- триггер состоит из RS-триггера и двух схем 2И. Внешний вход J через одну из схем И соединен со входом S RS-триггера, а вход K – со входом R.

Рис.11.6

(внимание: в названиях JK- триггера и RS-триггера входы, выполняющие одну и ту же функцию, расположены в разном порядке!).

Поскольку одна из схем И соединена с главным выходом RS-триггера, а вторая – с его инверсным выходом, то всегда одна из них блокирует прохождение сигнала с внешнего входа JK- триггера на внутренний вход RS-триггера. Одновременное поступление импульсов на оба входа RS-триггера исключено. Входной сигнал пройдет только через схему И, соединенную с выходом, на котором сигнал имеет значение U¹. Триггер обязательное однозначно переключается во всех случаях одновременной подачи импульсов на оба входа.

Счетный триггер

Принципиальная электрическая схема счетного триггера на транзисторах (Т-триггера) приведена на рис.11.7. От схемы RS-триггера (рис.11.4.) она отличается наличием так называемого счетного входа (Т-входа), соединенного одновременно с базами обоих транзисторов.

Рис.11.7.

Импульс, поступающий на счетный вход, за счет разветвленного диодного ограничителя сам «выбирает» траекторию своего движения по электрическим цепям и всегда поступает в базу запертого транзистора, вызывает его отпирание и, как следствие, переключение триггера.

Таким образом, каждый импульс, поступающий на счетный вход, переключает триггер. Однако результат лишь кажется однозначным – он зависит от первоначального (после подключения схемы к источнику питания) состояния схемы. Например, если первоначально правый транзистор был отперт, т. е. на главном выходе был уровень U⁰, то по поступлению первого счетного импульса он сменится на U¹. А если правый транзистор был заперт, то смена уровней будет обратной.

Первоначальное переключение, если оно оказалось нежелательным, неустранимо – уровень U¹ на главном выходе будет устанавливаться по каждому нечетному импульсу на Т-входе – а при ином исходном состоянии по каждому четному. Чтобы устранить указанную неопределенность, в триггере кроме счетного входа предусматривают наличие S-входа («входа установки единицы» - на главном выходе) и R-входа («входа установки нуля»).

Принцип действия схемы поясняют диаграммы напряжений на ее входах и выходах рис.11.8.

Рис.11.8.

Синхронный триггер

При значительном количестве триггеров (в электронных устройствах их количество достигает миллионов) необходимо обеспечить их синхронное переключение. Эту задачу решает высокостабильный тактовый генератор (синхронизатор), а сами синхронизируемые триггеры соединяют с его выходом. Пример синхронизации RS-триггера изображен на рис.11.9. Триггер, на

Рис.11.9

который не поступает синхросигнал, называют асинхронным, а при наличии синхронизации – синхронным; при этом в название триггера добавляют букву С (в английском языке слово «синхронизация» начинается с этой буквы, произносимой как «си»). Таким образом, на рис.11.9 изображена функциональная схема RSС –триггера.

Принцип действия схемы поясняют диаграммы напряжений на ее входах и выходах рис.11.10.

Триггер задержки

Триггер задержки (или D-триггер) является одним из вариантов синхронного триггера. Его функциональная схема приведена на рис.11.11., а принцип действия поясняют диаграммы напряжений на ее входах и выходах рис.11.12.

Можно представить D-триггер, как комбинацию RSС –триггера и схемы НЕ (а RSС –триггер, в свою очередь, является комбинацией RS –триггера и двух схем И). Наличие инвертора приводит к тому, что сигналы на R’ и S’-входах RSС –триггера оказываются взаимно инвертированными. Однако до одного из входов RS- триггера они доходяттолько при поступлении тактового импульса.При этом на выходе Q триггера воспроизводится сигнал со входа D. Таким образом, триггер является повторителем входного сигнала, но с задержкой во времени.

Рис.11.10

Рис.11.11

Рис.11.12

11.7. Параметры цифровых микросхем различных серий («логик»)

В настоящее время практически все цифровые элементы, а также их комбинации выпускаются в виде интегральных микросхем. При этом основные параметры цифровых элементов, изготовленных по разным технологиям (за рубежом употребляют понятие «разные логики») существенно различаются. В настоящее время наиболее распространены три технологии: транзисторно-транзисторная (ТТЛ, в зарубежной версии ТТL), комплементарная металл-окисел-полупроводниковая (КМОП или СМОS), а также эмиттерно-связанная (ЭСЛ). В некоторых учебных изданиях, в частности – китайских, цифровые микросхемы с ЭСЛ-логикой не упоминаются; возможно, это происходит из-за того, что схемы этого типа по многим параметрам уступают микросхемам с ТТЛ и КМОП логиками. Ниже приведена сводная таблица основных эксплуатационных параметров цифровых схем (табл. 11.4). Следует иметь ввиду, что в таблице приведены усредненные параметры по микросхемам различного назначения, а параметр «потребляемая мощность» усреднен еще и по режимам работы (с различным токопотреблением).

Табл. 11.4

Параметр	Тип логики
ТТЛ	ЭСЛ	КМОП
Напряжение питания Е, В	+ 5	− 5,2	+ 3…5
Уровень U1, В	+ 2,4	− 0,9	≈Е
Уровень U0, В	+ 0,4	− 0,6	≈0
Быстродействие (время переключения), нс		2,9
Потребляемая мощность, мВт			0,1
Коэффициент разветвления

Как видно из таблицы, по большинству параметров наиболее предпочтительны микросхемы на базе КМОП-логики: это объясняется тем, что внутри микросхем этого типа располагаются полевые транзисторы, обладающие огромным входным сопротивлением по затвору (см. п. 2.7). Однако КМОП-элементы уступают по быстродействию. По этому важнейшему параметру наилучшими являются ЭСЛ-микросхемы, что вообще оправдывает их существование – все остальные параметры у этого типа схем плохие. Следует обратить внимание на полярность уровней логического нуля и логической единицы у ЭСЛ-схем. ТТЛ-схемы имеют средние значения параметров и именно этим объясняется их наибольшее распространение. Применяя этот тип микросхем, разработчики сложных цифровых электронных устройств находят компромисс при оптимизации эксплуатационных характеристик.

Двоичный счетчик

Триггеры – схемы, которые с точки зрения «булевой» алгебры, фиксируют значение всего одного разряда двоичного числа. Необходимость такого «счета до двух» возникает весьма редко. Поэтому для фиксации многоразрядных двоичных чисел применяют более сложные схемы, являющиеся комбинациями нескольких триггеров – двоичные счетчики.

Схема трехразрядного двоичного счетчика прямого счета приведена на рис.11.13. Как видно, счетчик представляет собой последовательное («каскадное») соединение Т-триггеров. Количество этих триггеров равно разрядности двоичного числа.

Рис.11.13

Принцип действия счетчика поясняют диаграммы напряжение в точках схемы, приведенные на рис.11.14. Из рисунка видно, как десятичные номера импульсов, поступающих на вход схемы превращаются в эквивалентные двоичные числа, записанные в параллельном коде (параллельным называется представление многоразрядного числа, при котором каждому разряду числа соответствует своя «шина», т. е. провод).

Рис.11.14

Перед началом счета все триггера необходимо обнулить, подав на счетчик прежде всего импульс «установка нуля» (уст.0) на R-входы. Следует обратить внимание на соединение триггеров: на Т-вход следующего триггера поступает переключающий сигнал с инверсного ( ) выхода предыдущего. Такое соединение применено с учетом схемотехнических решений во входных цепях триггеров (см. п. 11.4).

Чаще всего переключается триггер, непосредственно получающий сигналы с генератора импульсов. Именно на его Главном выходе формируется младший разряд двоичного числа. Старший разряд формируется на шине, соединенной с Q-выходом максимально удаленного от входа триггера.

Если не предпринять дополнительных мер, то счетчик досчитает до седьмого импульса, при этом на выходах триггеров будет сформирован код 111 – и далее восьмым импульсом обнулится, а затем возобновит счет. При необходимости остановить счет по заданному номеру импульса схему счетчика надо дополнить (рис.11.15.) – главные и инверсные выходы триггеров соединить со схемой И так, чтобы при достижении нужной комбинации на ее выходе образовалась бы логическая единица, которая обнулит все триггеры. После этого счет импульсов возобновится, но уже не с восьмого импульса.

Рис.11.15

Регистр

Регистром называют схему хранения многоразрядных двоичных чисел, своего рода цифровую линию задержки. Второе распространенное название регистра – ОЗУ (оперативное запоминающее устройство). Изображенный на рис. 11.16. регистр рассчитан на хранение трехразрядных двоичных чисел в течение одного «шага» (существуют более сложные схемы, которые хранят двоичные числа в течение десятков шагов, а извлечение чисел из регистра может идти как в прямой, так и в обратной последовательности).

Рис. 11.16

Главными элементами хранения являются RS-триггеры. Перед записью в регистр нового двоичного числа необходимо обнулить все триггеры, используя для этого сигнал (уст.0), подаваемый на все R-входыодновременно. Затем, синхронно во всех разрядах, в триггеры записывают многоразрядное двоичное число. В целях синхронизации записи (команда Зп) сигналы на входы триггеров подают не непосредственно, а через «линейку» схем И. Чтение чисел (команда Чт)такжеобеспечивает синхронную передачу многоразрядного двоичного числа на выход, потребителю – для этой цели предусмотрена вторая «линейка» схем И. Чтение является неразрушающим и одно и то же число может быть считано неоднократно, с разными задержками относительно записи.

Следует отметить, что регистр как цифровая линия задержки существенно превосходит по своим возможностям аналоговые ЛЗ, так как обеспечивает практически неограниченное время задержки. Однако при этом аналоговую величину первоначально требуется преобразовать в цифровой формат. Порядок работы регистра поясняют диаграммы на рис. 11.17.

11.10. Мультиплексор и демультиплексор, кóдер

Выше во всех рассмотренных примерах двухуровневый сигнал был представлен в параллельном коде. Другое возможное представление - последовательный код, при использовании которого уровни напряжения, соответствующие различным разрядам двоичного числа, передаются поочередно.

Рис. 11.17

Очевидно, что любое представление имеет свои положительные и отрицательные стороны: передача значений всех разрядов одновременно происходит значительно быстрее, чем поочередная, поэтому быстродействие электронных устройств при использовании параллельных кодов выше, чем при использовании последовательных. Однако при параллельном кодировании каждому разряду требуются своя шина (провод), гнездо на разъеме, а при передаче с использованием радиоволн – своя частота, в то время как последовательный код можно передать по одной шине.

Таким образом, для оптимизации электронных устройств бывает необходимо преобразовать параллельный код в последовательный и наоборот.

Схему, преобразующую параллельный код в последовательный, называют мультиплексором. Ее принцип действия поясняет рис. 11.18. Схема имеет много входов – по количеству разрядов двоичного числа и один выход. Входы поочередно соединяются с выходом с помощью блока схем И (или электронных ключей). Управление коммутацией схем И осуществляется от тактового генератора (высокостабильного генератора прямоугольных импульсов) через счетчик.

Рис. 11.18

Примерно так же работает схема, выполняющая обратную функцию – преобразование последовательного кода в параллельный. Ее называют демультиплексором. Схема имеет один вход и много выходов – по одному для каждого разряда двоичного числа в параллельном коде. Вход поочередно соединяются с выходами с помощью блока схем И. Управление коммутацией схем И осуществляется от тактового генератора через счетчик.

При использовании преобразования параллельного кода в последовательный и обратно следует помнить, что конечное быстродействие определяет наименее быстрое звено электронной системы – участок, на котором двухуровневый сигнал передается последовательным кодом.

Преобразования кода, которые выполняют мультиплексор и демультиплексор – далеко не единственные. При этом состав и расположение нулей и единиц в коде при переходе из параллельной формы в последовательную не изменяется. Однако иногда возникает потребность в более существенном преобразовании кода. Дело в том, что в технике находят применяются коды, не соответствующие «булевой» алгебре – например, код Грэя. Код Грэя для первого разряда десятичных чисел приведен в табл. 11.5. Он обладает замечательным свойством – при увеличении десятичного числа на единицу в коде Грэя изменяется всегда только один символ, что делает вероятную погрешность преобразования независящей от значения числа. Однако для того, чтобы осуществить компьютерную обработку данных от датчика, вырабатываемых в форме кода Грэя, надо перевести их в код, соответствующий «булевой» алгебре. Эту операцию выполняет схема, которую называют «преобразователь код/код», или более коротко – кóдер.

Табл. 11.5

Десятичное число	Код Грэя десятичного числа