Исследование работы триггеров
Лабораторная работа № 1
Исследование работы триггеров
Цель работы:Изучить устройство и принцип действия триггеров (сменное устройство УС-14).
Асинхронный RS-триггер
RS-триггер – это триггер с раздельной установкой состояния логического нуля и единицы. Он имеет два информационных входа R и S. Его обозначение на функциональной схеме показано на рис. 1.
Рис. 1. RS-триггер с инверсными входами на элементах И-НЕ и его временная диаграмма.
Состояния триггера под воздействием определенной комбинации входных сигналов приведены в таблице 1.
Таблица 1. Состояния RS-триггера.
| Входы | Выходы | ||
| `S | `R | Qn+1 | `Qn+1 |
| Х | Х | ||
| Qn | `Qn |
При подаче на вход комбинации сигналов `S=0, `R=1 (входы инверсные) на выходе получим Qn+1=1. Такой режим называют режимом записи логической единицы. При подаче входных сигналов `S=1, `R=0 на выходе – Qn+1=0 (режим записи логического нуля или режим сброса). При `S=`R=1 состояние триггера не изменяется – режимом хранения информации. 
При `S=`R=0 состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы (Qn+1=`Qn+1=1), а после окончания их действия триггер может равновероятно принять любое из двух устойчивых состояний. Поэтому такая комбинация `S=`R=0 является запрещенной.
Синхронный RS-триггер
Для синхронных триггеров изменение сигналов на информационных входах не достаточно для изменения состояния триггера. Необходим дополнительный командный импульс, который подают на специальный синхронизирующий (тактирующий вход). В зависимости от исполнения синхронные триггеры управляются либо по уровню напряжения тактового импульса (триггеры – защелки), либо по его фронту или срезу. Управление по уровню напряжения называют статическим, а по перепаду (фронту или срезу) импульса – динамическим.
Синхронные триггеры по уровню срабатывают в момент, когда напряжение тактового импульса достигает порогового уровня. Сигналы на выходах при этом принимают значения, которые определены функциональным видом триггера и сочетанием сигналов на информационных входах. Специфика этих триггеров такова, что пока длится тактовый импульс, смена сигналов на информационных входах приводит к новым переключениям выходов. С окончанием тактового импульса такой триггер сохраняет (защелкивает) свое выходное состояние. Другими словами, наличие тактового импульса обеспечивает триггеру асинхронный режим работы, отсутствие – режим хранения. Схема простейшего синхронного RS-триггера и его условное обозначение показаны на рис. 2.
Рис. 2. Синхронный RS-триггер.
Триггер на элементах И-НЕ имеет прямые статические входы, поэтому управляющим сигналом является уровень логической единицы. Если на вход С подать сигнал логической единицы С=1, то работа триггера аналогична работе простейшего асинхронного RS-триггера. При С=0 входы S и R не оказывают влияния на состояние триггера. Комбинация S=R=C=1 является запрещенной. Таблица 2 – состояния синхронного RS-триггера.
Таблица 2. Состояния синхронного RS-триггера.
| Входы | Выходы | |||
| S | R | C | Qn+1 | `Qn+1 |
| любое | любое | Qn | `Qn | |
| X | X |
D – триггер
D-триггером называют синхронный триггер, имеющий два входа: вход данных D и вход синхронизации С. D-триггер переключается по сигналу на С-входе, в состояние соответствующее уровню на D-входе. Условное обозначение D-триггера и его реализация на синхронном RS-триггере показаны на рис. 3.
Рис. 3. D – триггер.
Изменения на D-входе при С=0 не влияют на состояние выхода Q, триггер заперт по С-входу и находится в режиме хранения. Фронт С-сигнала вызывает переключение триггера в то состояние, которое было к этому моменту на входе D. При С=1, любое изменение D-входа вызывает изменение выхода Q. По спаду синхросигнала – на выходе фиксируется состояние, которое было на D-входе непосредственно перед этим моментом. Следующее изменение Q будет возможно только по фронту следующего синхроимпульса.
Чтобы процесс фиксации состояния D-входа проходил без сбоев, т.е. был однозначно предсказуемым, переходной процесс в схеме защелки, вызванный срезом С-сигнала, не должен накладываться на переходной процесс, вызванный переключением D-входа. Это значит, что всякие изменения состояния D-входа должны прекратиться за некоторое время до среза С-сигнала, называемое временем подготовки (setup time), и могут снова начинаться после среза С-сигнала не ранее чем через время выдержки (удержания) (hold time).
Необходимость введения и нормирования интервалов подготовки и выдержки характерна для всех функциональных узлов, имеющих вход синхронизации. Кроме того, для любого синхронного узла, существует минимально допустимая длительность синхроимпульса, обеспечивающая отсутствие сбоев из-за наложения переходных процессов от фронта и среза этого импульса.
Если требуется задержка записанной информации более чем на один такт, применяют DV-триггер, отличающийся от D-триггера наличием дополнительного информационного входа V. Когда V=1, триггер работает как D-триггер. При V=0 триггер закрыт, т.е. при любых комбинациях сигналов на входах D и C в ячейке памяти хранится информация, записанная в предыдущем такте.
Комбинированные D-триггеры имеют дополнительные входы асинхронной установки S и R. Как устройства запоминания двоичной информации D- и DV-триггеры применяются при построении регистров, счетчиков и других узлов цифровой техники.
JK-триггеры
JK-триггеры подразделяются на универсальные и комбинированные.
Универсальный JK-триггер имеет два информационных входа J и K. Вход J выполняет роль входа S в RS-триггере, а вход K – роль входа R, т.е. по входу J триггер устанавливается в состояние Q=1, а по входу K – в состояние Q=0.
JK-триггер отличается от RS-триггера прежде всего тем, что в нем устранена неопределенность, которая возникает в RS-триггере при определенной комбинации входных сигналов.
Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определенное состояние (логической 1 или 0). Универсальность JK-триггера состоит в том, что он может выполнять функции RS-, T-, и D-триггеров.
Простейший JK-триггер можно получить из синхронного RS-триггера, если ввести дополнительные обратные связи с выводов триггера на входы, которые позволяют устранить неопределенные состояния (рисунок 4).
Рис. 4. JK – триггер.
Две буквы Т (рис. 4б) указывают на наличие двух ступеней. Вход С, реагирующий не на уровень потенциала, а на его отрицательный перепад, выделен специальным значком. Вход, реагирующий именно на перепад, называют динамическим.
При J=K=0, не зависимо от синхросигнала С (рис. 4а), триггер находится в режиме хранения. При J=1, К=0 синхросигналом может быть открыт лишь элемент 1 и только при условии, что перед поступлением С-сигнала на выходе триггера был 0 (Q=0). Тогда по спаду синхросигнала триггер переключится в «1». Если же триггер до синхросигнала был в «1», то он так и останется в «1». Таким образом, J-вход выполняет функции синхронизированного S-входа. В силу симметрии схемы легко показать, что K-вход выполняет функции синхронизированного R-входа, переводя триггер в «0». Таким образом, при разных уровнях на J- и К-входах JK-триггер ведет себя как синхронный RS-триггер.
Существенно отличным от RS-триггера является поведение JK-триггера при J=K=1. Для RS-триггера такое состояние входов запрещено. При любом состоянии триггера сигналы обратной связи открывают для С-сигнала именно тот входной элемент И, пройдя через который, С-сигнал переведет триггер в противоположное состояние. Таким образом, при J=K=1 по спаду каждого С-сигнала JK-триггер меняет состояние своих выходов на противоположное. Это так называемый счетный режим, или Т-режим работы триггера (от toggle—кувыркаться).
Состояния JK-триггера приведены в табл. 3. Спад синхроимпульса показан в таблице стрелкой вниз. Это означает, что JK-триггер переключается не уровнем сигнала, а перепадом уровня (в данном случае по заднему фронту).
Таблица 3. Состояние JK-триггера.
| Режим | С | Jn | Kn | Qn+1 |
| Хранение | любое | Qn | ||
| любое | любое | |||
| Сброс | ¯ | |||
| Установка | ¯ | |||
| Инверсия предыдущего состояния | ¯ | `Qn |
Т-триггер
Т-триггер или счетный триггер имеет один информационный вход Т.
Каждый импульс на этом входе переводит его в новое состояние.
Т-триггер можно построить на базе D-триггера (рис. 5).
Рис. 5. Т-триггер.
Из D-триггеров для этого годятся только те, которые имеют динамическое управление по тактовому входу. Если на входе D поставить дополнительный двухвходовый элемент И и инверсный выход триггера `Q соединить с одним из входов элемента И, а на второй вход подать сигнал E, то получим Т-триггер с дополнительным разрешением по входу (рис. 5).
Если входы JK-триггера J, K и C объединить, то получим Т-триггер, который переключается каждым входным импульсом.
Т-триггеры используются как делители частоты на 2 или счетчики по модулю 2.
Т-триггеры в виде самостоятельных изделий не выпускаются.
Триггер Шмитта
Триггеры Шмитта используют в качестве пороговых устройств и формирователей прямоугольных импульсов из сигналов произвольной формы, в том числе и синусоидальных. Он обладает двумя устойчивыми состояниями, смена которых происходит скачком под воздействием входных сигналов. Характерная особенность триггера Шмитта – различие в пороговых уровнях входных сигналов, при которых происходит его переключение. Это свойство называется гистерезисом. Участок характеристики между обоими пороговыми значениями – верхним Uпор.в. и нижним Uпор.н. – определяет область гистерезиса, а разность пороговых уровней DUпор=Uпор.в–Uпор.н – ее ширину. Ширина области гистерезиса характеризует чувствительность триггера Шмитта к переключающим сигналам: чем она уже, тем чувствительность выше. На рисунке 6 изображено графическое обозначение триггера Шмита и его передаточная характеристика.
 | |||
 | |||
Uвых
Вход Выход U1
U0
Uпор.н Uпор.в Uвх
Рис. 6. Триггер Шмита и его передаточная характеристика.
При входном сигнале низкого уровня выходное напряжение близко к нулю. Когда по мере роста входное напряжение достигнет нижнего порога Uпор.н, состояние триггера не изменится. Только когда входной сигнал сравняется с верхним пороговым напряжением Uпор.в, выходное напряжение скачком возрастет до уровня U1вых»Uп. Дальнейшее повышение входного напряжения не изменяет выходного. Уменьшение входного напряжения вызывает обратное переключение только тогда, когда входной сигнал понизится до Uпор.н. В этот момент выходное напряжение скачком уменьшится до нулевого значения.
Порядок выполнения работы
1. Ознакомиться с устройством, принципом действия триггеров, изучить их основные характеристики, условные графические обозначение.
2. Установить кассету со сменным устройством УС-14 в разъем на передней панели стенда и закрепить ее винтами, расположенными с левой и правой стороны кассеты.
На лицевой панели БУК нажать кнопку «Сеть».
Нажать кнопку «Питание V +5».
Если светодиод под надписью « Питание V +5» не светится, отжать кнопку и через 2-3 минуты нажать повторно, если после этого светодиод не светится, то необходимо повернуть винты, крепящие кассету, по часовой стрелке на 0,5-2 оборота.
Если светодиоды не светятся, то выключить стенд и обратиться к преподавателю.
3. Исследовать работу D-триггера (D4).
3.1. Кнопками H1..H4 ПК подать комбинации сигналов `S, D, C, `R на входы D-триггера. Учесть, что сигнал со входа D передается на выходы триггера при поступлении положительного перепада импульса на входе С (изменение от низкого к высокому, т.е. отжать и нажать H3). Состояние выходов – на табло Q25, Q26 в двоичном коде (кнопка 10/2 нажата).
3.2. Заполнить таблицу 4 переключений D-триггера (Х – любое состояние). Построить временную диаграмму работы триггера.
Таблица 4. Результаты эксперимента.
| Режим работы | Входы | Выходы | ||||
| `S | `R | D | C | Q | `Q | |
| Асинхронная установка | Х | Х | ||||
| Асинхронный сброс | Х | Х | ||||
| Неопределенность | Х | Х | ||||
| Загрузка «1» | | |||||
| Загрузка «0» | |
4. Исследовать работу JK-триггера (D2).
4.1. Кнопками H9..H12 ПК подать комбинации сигналов `S, K, J, `R на входы JK-триггера. На вход синхронизации С сигнал поступает с ПСИ (подавать 1 импульс, кнопка “ПУСК” служит для подачи импульса, кнопку “УСТАН. 0” следует нажимать перед подачей следующего импульса). Состояние выходов – на табло Q27, Q28.
4.2. Заполнить таблицу 5 переключений JK-триггера. Построить временную диаграмму работы триггера.
Таблица 5. Результаты эксперимента.
| Режим работы | Входы | Выходы | |||||
| `S | `R | J | K | `C | Qn+1 | `Qn+1 | |
| Асинхронная установка | Х | Х | Х | ||||
| Асинхронный сброс | Х | Х | Х | ||||
| Неопределенность | Х | Х | Х | ||||
| Установка «1» |  | ||||||
| Сброс «0» | | ||||||
| Переключение | | ||||||
| Хранение (без изменений) | |
5. Построить Т-триггер на основе на JK-триггера и D-триггера.
5.1. Необходимые соединения выполнять перемычками вставляемые в разъемы XS (например, XS1-XS5 и XS3-XS7). Режим работы входов задавать кнопками.
5.2. Привести схему соединений.
5.3. Проверить работу триггера.
6. Построить D-триггер на основе на JK-триггера (например, соединив XS2-XS6).
6.1. Привести схему соединений.
6.2. Проверить работу триггера.
Примечание. Коммутация выходов КПИ.
КПИ1 – КПИ8 
коммутация на «вх.1» (контроль V~).
На КВУ нажать 
На «контроль V~» нажать «вх.1».
На программаторе СИ установить номер КПИ: КПИ1 – 
, КПИ2 – 
, КПИ3 – 
и т.д. и нажать «ПУСК». Номер КПИ отображается на левом индикаторе, при этом на первом и пятом слева индикаторах светиться запятая.
Осциллограф или вольтметр подсоединить к «выход V~».
Содержание отчета
1. Цель работы.
2. Схемы включения триггеров.
3. Таблицы состояний триггеров.
4. Временные диаграммы работы триггеров.
5. Выводы по работе.
5. Контрольные вопросы
1. Что называется триггером?
2. Как классифицируются триггеры по способу записи информации и по функциям?
3. Как работают триггеры Шмитта?
4. Чем отличаются D- и DV-триггеры?
5. Почему JK-триггеры называются универсальными?
6. Почему Т-триггеров нет в интегральном исполнении?
Лабораторная работа № 2
Исследование работы дешифраторов
с индикаторами в интегральном исполнении
Цель работы:Изучить устройство и принцип действия дешифраторов
(сменное устройство УС-16).
Дешифратор
Дешифратором(ДШ) называется устройство, служащее для преобразования кода числа на входе (или комбинации входных сигналов) в сигнал на определенном выходе. Другими словами, дешифратор представляет собой устройство, формирующих управляющий сигнал (например, высокого уровня) на одном из выходов, в то время как на остальных выходах сигналы отсутствуют (низкий уровень). Дешифраторы выпускаются в интегральном исполнении.
ДШ используют, когда нужно обратиться к цифровым устройствам, адрес (номер устройства) которых представлен двоичным кодом. Он также позволяет определить, в каком состоянии находится регистр, ОЗУ, счетчик и т.д.
Полный дешифратор — дешифратор, имеющий столько выходов m, сколько различных комбинаций может иметь n-разрядное двоичное число на его входах, т. е. m=2n. При m<2n дешифратор называется неполным или частичным.
Дешифраторы подразделяют по способу организации дешифрации слова на одноступенчатые (линейные) и многоступенчатые (прямоугольные, пирамидальные).
Условное изображение ДШ с инверсными выходами показано на рис. 1,а.
А0, А1, А2,…, Аn-1 – адресные входы, где индекс буквы А – показатель степени 2. Иногда эти входы просто нумеруют в соответствии с весами двоичных разрядов: 1, 2, 4, 8, 16,…, 2n-1.
Выходы дешифратора имеют нумерацию, совпадающую с десятичным представлением двоичного числа от 0 до n-1. Если, например, слово на входе имеет код 101 (табл. 1), то активный сигнал будет только на пятом выходе дешифратора, т. е. 22+01+20=5.
Е (enable) – разрешающий вход. На рис. 1,а вход Е инверсный. При Е=0 разрешается работа ДШ. Активный уровень “0” будет только на одном выходе, номер которого соответствует поданному на вход двоичному числу, а на всех остальных “1”. При Е=1 на всех выходах устанавливаются неактивные уровни “1” независимо от поданных сигналов на адресные входы.
Схема линейного дешифратора на три входа, у которого число выходов m=23=8приведено на рис.1,б. Число элементов одноступенчатого дешифратора определяется числом выходов.
Рис. 1. Дешифратор 3х8 с инверсными выходами.
Для схемной реализации каждого выхода дешифратора достаточно иметь один логический элемент И-НЕ (И) с числом входов, равным числу входов дешифратора. Каждый выход дешифратора принимает значение, равное логическому нулю, только при одном определенном наборе входных переменных A0…An(см. табл. 1).
Таблица 1. Состояния дешифратора
| Входы | Выходы | Функция | |||||||||
| A2 | A1 | A0 | Q0 | Q1 | Q2 | Q3, | Q4 | Q5 | Q6 | Q7 | |
| `Q0=`A2`A1`A0 | |||||||||||
| `Q1=`A2`A1A0 | |||||||||||
| `Q2=`A2A1`A0 | |||||||||||
| `Q3=`A2A1A0 | |||||||||||
| `Q4=A2`A1`A0 | |||||||||||
| `Q5=A2`A1A0 | |||||||||||
| `Q6=A2A1`A0 | |||||||||||
| `Q7=A2A1A0 |
Если длина дешифрируемого двоичного слова больше возможного числа входов элементов И, используют многоступенчатое (каскадное) построение дешифратора (рис. 2). Такие дешифраторы называются многоступенчатыми. К ним относятся пирамидальные и прямоугольные (матричные). В двухступенчатом дешифраторе каждый выход образован каскадным включением двухвходовых элементов И. Задержки распространения сигналов в таком дешифраторе больше, чем в дешифраторе, показанном на рис. 1. Таким образом, выбор той или иной схемы дешифратора определяется в основном длиной дешифрируемого слова и количеством входов элемента И.
В прямоугольном (матричном) дешифраторе (рис. 3) дешифрируемое слово разбивается на несколько подслов. Подслова дешифрируются на отдельных линейных дешифраторах, выходы которых подключают на вход следующей ступени дешифратора.
Рис. 2. Схема пирамидального дешифратора. Рис. 3. Схема матричного дешифратора.
Пример. Построить дешифратор на 8 входов и 256 выходов. Для этого можно использовать микросхемы типа ИД3 серии 133, 155, 533, 1533 и др. Для увеличения разрядности дешифратора используем входы разрешения Е, рис. 4. Если на обоих входах разрешения E уровни логического 0, то на том из выходов, номер которого соответствует значению двоичного входного кода, будет уровень логического 0, на остальных выходах – логическая 1. Если хотя бы на одном из входов разрешения уровень логической 1, то независимо от состояний входов на всех выходах ДШ формируется 1.
|
Старшие разряды используется в данном примере для выбора дешифраторов младших разрядов. Код дешифрируемого числа разделен на две части по 4 разряда (младшие X3 X2 X1 X0, старшие X7 X6 X5 X4). Код, определяемый комбинацией старших разрядов, обусловливает выбор одного из шестнадцати дешифраторов DС0-DС15. Например, если на вход поступает код X7X6X5X4X3X2X1X0=11110010, то старшие четыре разряда, поступая на входы DСy, приводят к появлению сигнала логического нуля на 15-м выходе DСy, так как 1111(2) =15(10), следовательно, разрешается работа DС15. Младшие разряды, которые одновременно поступают на входы DС0...DС15, приводят к появлению активного уровня на втором выходе DС15, так как 0010(2) = 2(10). Результат определяется как сумма 11110000(2) = 240(10) и 0010(2)=2(10), т.е. 11110010(2) =242(10). Остальные выходы всех дешифраторов находятся при этом в состоянии логической единицы.
На рис. 5а, таким способом построен ДШ 4х32 на четырех микросхем К555ИД7 3х8. Каждая микросхема имеет по три разрешающих входа (два инверсных и один прямой). Работа ДШ осуществляется лишь тогда, когда одновременно на инверсных входах «0», а на прямом «1».
В микросхему К555ИД4 (рис. 5б) входят два ДШ 2х4 с общими адресными входами А1 и А0. Каждый ДШ имеет два разрешающих входа. У верхнего по схеме ДШ два инверсных входа EQ1 и EQ2, у нижнего – один прямой – EP1, и один инверсный – EP2. Это позволяет объединить EQ1 и EP1. Подавая на эту пару третий разряд адреса А2 можно построить ДШ 3х8.
Рис. 5. Использование разрешающих входов микросхем дешифраторов.
а) – разрешающие входы использованы для построения второй ступени каскадного ДШ;
б) – построение ДШ 3х8 на микросхеме содержащих два дешифратора 2х4.
Пример построения дешифратора адреса внешнего устройства. Микропроцессорное устройство управления имеет 8 разрядную шину адреса. Диапазон адресов управляемых устройств A8H – AFH.
Запишем начальный и конечный адрес устройства в двоичном коде:
| A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 | ||
| Анач | A8H | ||||||||
| Aкон | AFH |
Пять старших разрядов адреса одинаковые для всех устройств. Для построения воспользуемся микросхемой К155ИД7. Неизменяемую часть адреса подадим на разрешающие входы E1, E2, E3 (рис. 6), что обеспечит работу дешифратора только при попадании в заданный диапазон адресов.
 |
Рис. 6. Дешифратор адресов A8H – AFH.
Индикаторные устройства
Светодиодные индикаторы
Индикаторные устройства служат для визуальной индикации состояния электронных устройств или цифровой информации, преобразуемой электронными устройствами. Широкое используются светодиодные, вакуумные, люминесцентные и жидкокристаллические индикаторы.
Шкальные индикаторы представляют собой линейку светодиодов, катоды или аноды которых соединены вместе. Такие индикаторы могут использоваться для индикации уровня сигналов. Выпускаются специальные микросхемы для управления шкальными индикаторами, выходные усилители которых выполнены с открытым эмиттером или коллектором и встроенными токоограничивающими цепями. Если к выходам микросхемы подключить шкальный индикатор, то положение на нем светящейся точки будет определяться двоичным кодом на адресных входах дешифратора. Вход Е(рис. 7) может использоваться для управления яркостью свечения индикатора, для этого необходимо подать на него импульсный сигнал.
Рис. 7. Дешифратор3х8. Рис. 8. Управление семисегментным индикатором.
Семисегментные индикаторы позволяют визуально регистрировать числа как в десятичной, так и в 8- и 16-ричной системах счисления. На рис. 8 показаны микросхемы преобразователей двоично-десятичного кода в код для управления семисегментными цифровыми индикаторами. Вход BI (Blanking Input) служит для управления яркостью индикатора.
Семисегментные светодиодные и жидкокристаллические индикаторы работают при тех же напряжениях, что и микросхемы, имеют малый ток потребления. Индикация осуществляется семью сегментами, как показано на рис. 9, подачей управляющего напряжения на отдельные сегменты, что вызывает его свечение (светодиодный индикатор).
 |
Рис. 9. Схема индикации семисегментного светодиодного индикатора АЛС324Б.
Матричные индикаторы
Матричные индикаторы позволяют отображать символы. На рис. 10 показана структура полного матричного индикатора формата 5х7 типа АЛС340А и его условное графическое изображение (УГО). СА – аноды столбцов, RC – катоды строк, РА – анод точки. При подачи логической 1, например, на вход СА1 и логического 0 на вход RC1 «загорится» верхний левый светодиод. Для индикации символа необходимо последовательно «зажигать» светодиоды (образующие этот символ). При определенной частоте, за счет инертности глаза человека, мигание отдельных элементов символов (светодиодов) не будет заметно.
Рис. 10. Структура матричного индикатора АЛС340А а) и его УГО б).
Порядок выполнения работы
1. Ознакомиться с устройством, принципом действия дешифраторов и индикаторных устройств, изучить их основные характеристики, условные графические обозначение (УГО).
2. Установить кассету со сменным устройством УС-16 в разъем на передней панели стенда и закрепить ее винтами, расположенными с левой и правой стороны кассеты.
На лицевой панели БУК нажать кнопку «Сеть».
Нажать кнопку «Питание V +5».
Если светодиод под надписью «Питание V +5» не светится, отжать кнопку и через 2-3 минуты нажать повторно, если после этого светодиод не светится, то необходимо повернуть винты, крепящие кассету, по часовой стрелке на 0,5-2 оборота.
Если светодиоды не светятся, то выключить стенд и обратиться к преподавателю.
3. Исследовать работу дешифраторов D9, D10 (рис. 11) и полупроводниковых индикаторов HG-1, HG2.
3.1. Установить счетчики D7, D8 в «0»: на входы установки R0 подать сигнал высокого уровня (нажать и отжать H16).
3.2. Разрешить работу индикаторов: НG1 – нажать Н15, HG2 – Н10.
3.3. Исследовать работу сегментов индикатора HG1 с помощью клавиш Н1-Н7. Нажимая на кнопки по очереди гасить сегменты индикатора НG1. На схеме индикации против каждого сегмента проставить номера управляющей кнопки.
3.4. Исследовать работу дешифраторов и индикаторов при различном состоянии счетчиков. Для этого на вход С1 счетчика D8 подать n импульсов, предварительно набранных на ПСИ, последовательно нажимая клавиши «Установ 0» и «Пуск». Состояние счетчиков индицируются на левом цифровом табло Q27 и Q28 в десятичном коде.
3.5. По полученным результатам заполнить таблицу истинности работы дешифратора (табл. 2), построить временные диаграммы: состояние на выходе счетчика – состояние сегментов индикатора (0 – не светится, 1 – светится).
Таблица 2. Результаты эксперимента.
| Входы D10 | Выходы D10 | ||||||||||||||
| 10-е | А | В | С | D | E | F | G | ||||||||
Содержание отчета
1. Цель работы.
2. Исследуемая схема с описанием работы.
3. Таблица истинности и временные диаграммы работы дешифратора (индикатора).
4. Выводы по работе.
5. Контрольные вопросы
1. Определение, классификация, принцип работы дешифраторов.
2. Привести схему линейного, многоступенчатого дешифратора.
3. Отличие многоступенчатого прямоугольного дешифратора от пирамидального?
4. Составить схему двухступенчатого дешифратора.
5. Объяснить работу семисегментного и матричного индикатора.
6. Построить схему дешифратора 5х32 на двух микросхемы типа ИД3 и одном элементе И-НЕ или элементе НЕ.
Лабораторная работа № 3
Порядок выполнения работы
1. Ознакомиться с устройством, принципом действия преобразователей кодов.
2. Установить кассету со сменным устройством УС-18 в разъем на передней панели стенда и закрепить ее винтами, расположенными с левой и правой стороны кассеты.
На лицевой панели БУК нажать кнопку «Сеть».
Нажать кнопку «Питание V +5».
Если светодиод под надписью « Питание V +5» не светится, отжать кнопку и через 2-3 минуты нажать повторно, если после этого светодиод не светится, то необходимо повернуть винты, крепящие кассету, по часовой стрелке на 0,5-2 оборота.
Если светодиоды не светятся, то выключить стенд и обратиться к преподавателю.
3. Исследование работы преобразователя двоично-десятичного кода в двоичный (DD2):
3.1. Кнопками Н3...Н7 ПК подается двоично-десятичный код с весом 10-5-4-2-1 соответственно. Сигнал на разрешающий вход P подается кнопкой Н1 ПК (активный уровень входа – низкий, поэтому микросхема DD2 работает при отжатой кнопке Н1).
3.2. Выходной двоичный код индицируется на индикаторах Q27...Q31.
| Q25 | Q26 | Q27 | Q28 | Q29 | Q30 | Q31 | Q32 | |
3.3. По результатам исследования преобразователя двоично-десятичного кода в двоичный заполнить табл. 4.
Таблица 4. Результаты эксперимента.
| Десятичное число | Двойчно-десятичный код | Двоичный код | |||||||||
| ВХОДЫ | ВЫХОДЫ | ||||||||||
| P | Е | D | C | B | A | Y5, Q27 | Y4, Q28 | Y3, Q29 | Y2, Q30 | Y1, Q31 | |