Вычитающий счетчик с последовательным переносом
Счетчик – это узел ЭВМ предназначенный для счета входных сигналов, и хранения кода подсчитанных сигналов.
Трехразрядный вычитающий счетчик с последовательным переносом
| Уст 1-ы |
| TT |
| T S |
| Q1 |
| T0 |
| Q2 |
| Q0 |
| TT |
| T S |
| TT |
| T S |
 |
 |
 |
| t |
| t |
 |
 |
| t |
| t |
| t |
Триггеры 2 и 3 соединяются с инверсными выходами предыдущих триггеров, и изменение состояния данных триггеров происходит при изменении входного сигнала с 0-я на 1-цу по переднему фронту.
Трехразрядный реверсивный счетчик на 2-х тактном Т-триггере
Счетчик – это узел ЭВМ предназначенный для счета входных сигналов, и хранения кода подсчитанных сигналов.
В зависимости от управляющего сигнала реверсивный счетчик может выполнять функцию как суммирующего, так и вычитающего счетчика.
Трехразрядный реверсивный счетчик на двухтактных T – триггерах, и еще два элемента И-ИЛИ.
| Уст нач сост |
| TT |
| T R |
| Q1 |
| Q2 |
| Q0 |
| & |
| & |
| V |
| TT |
| T R |
| & |
| & |
| TT |
| T R |
V – управляющий вход.
Если V=1, R=0, происходит установка всех разрядов счетчика в нулевое состояние. Если V=0, R=1, установка всех разрядов в единичное состояние.
По быстродействию данный счетчик работает медленнее, чем вычитающий или суммирующий.
Счетчик со сквозным переносом
Счетчик – это узел ЭВМ предназначенный для счета входных сигналов, и хранения кода подсчитанных сигналов
Реверсивный счетчик со сквозным переносом
| T0 |
| Уст нач сост |
| TT |
| T С R |
| Q1 |
| Q2 |
| Q0 |
| TT |
| TT |
| T С R |
| T С R |
 |
 |
 |
| К след разряду |
Используются дополнительные элементы которые увеличивают его быстродействие.
Счетчик построен на двухтактных синхронных триггерах, сквозной перенос сигнала осуществляется за счет одновременного срабатывания входов синхронизации всех триггеров, а также за счет использования двух входных элементов &.
Данный счетчик реализует функцию суммирующего счетчика, если необходимо реализовать функцию вычитающего счетчика, то нужно соединить инверсные выходы предыдущих триггеров с входом Т последующих.
Параллельный перенос сигнала между отдельными разрядами счетчика можно осуществить в параллельных счетчиках построенных на универсальных JK – триггерах.
Трехразрядный суммирующий счетчик со сквозным переносом.
В состав счетчика входят дополнительные элементы И. Сквозной перенос сигнала осуществляется за счет одновременного срабатывания входов синхронизации всех разрядов счетчика.
Tсч=Ттр+(n-2)*Tu
Ттр- быстродействие триггера
n-количество разрядов счетчика
Тu-быстродействие элемента И.
Кольцевой счетчик
Счетчик – это узел ЭВМ предназначенный для счета входных сигналов, и хранения кода подсчитанных сигналов
Используется для выдачи циклического хода. При разрыве обратной связи счетчики могут быть использованы как суммирующие счетчики с последовательным переносом.
| Q1 |
| X2 |
| X1 |
| X3 |
| Q0 |
| Q2 |
| Уст 0-я |
| T0 |
| S J C K R |
| T |
| S J C K R |
| T |
| S J C K R |
| T |
Функциональная схема трехразрядного кольцевого счетчика на JK – триггерах.
Входы S – независимые входы предварительной установки счетчика.
R – исходная установка счетчика в нулевое состояние.
t1 – начальный момент времени.
Т – входной счетный сигнал.
Q – выходы.
После установки всех разрядов в 0-ое состояние, по входам х1…х3 можно установить любой двоичный код счета.
| S X1 X2 X3 X4 C |
| P |
| +1 -1 |
Х1…Х4 – установка кода.
С – вход синхронизации.
+1,-1 – счетные входы, соответственно для суммирующего и
вычитающего режима.
0…3 – информационные выходы.
Р – выход переноса.
Дешифраторы
!!!Дешифратор(кодер)- узел ЭВМ, который имеет n-входов и 2n выходов. Определенные комбинации входных сигналов соответственно единичный сигнал на одной из выходных шин. Дешифраторы бывают: матричные(базовые)-2 входа 4 выхода, пирамидальные(3 входа-8 выходов) и прямоугольные-(4 входа- 16 выходов).
Д. могут быть построены на элементах И. и могут перейти на элементы ИЛИ-НЕ.
| X0 | X1 | X2 |  y |
| y0 | |||
| y1 | |||
| y2 | |||
| y3 | |||
| y4 | |||
| y4 | |||
| y6 | |||
| y7 |
Прямоугольный дешифратор.
(4 входа, 16 выходов)
Дешифратор(кодер)- узел ЭВМ, который имеет n-входов и 2n выходов.
В прямоугольных - осуществляется ступенчатая дешифрация. Входное слово разбивается на группы разрядов и каждая из групп обрабатывается матричным дешифратором. На второй ступени дешифрации (конечной или промежуточной) образуется произведение сигналов, поступающих из первой ступени. Пример прямоугольного дешифратора представлен на рис. 2.
Рис. 2 Прямоугольный дешифратор на 4 входа
Особенностью пирамидальных дешифраторов является легкость наращивания количества входов, недостатком – аппаратная избыточность.
Кроме того, известны дешифраторы, переводящие код 1248 в код семи сегментного индикатора, обеспечивающего свечение соответствующих сегментов на поле индикатора. На индикаторе при этом появляется десятичное число от 0 до 9.
Каскадный дешифратор.
Дешифраторы - Это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На выходе дешифратора появляется логическая единица, на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.
Для n-разрядов на входе, на выходе 2n, 3n или kn. Чтобы вычислить, является ли поступившее на вход двоичное, троичное или k-ичное число известным ожидаемым, инвертируются пути в определённых разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит на вход поступило известное ожидаемое число.
Из логических элементов являющихся дешифраторами можно строить дешифраторы на большое число входов. Каскадное подключение таких схем позволит наращивать число дифференцируемых переменных.
Шифраторы
Шифратор (кодер) преобразует единичный сигнал на одном из входов в n-разрядный двоичный код. Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления. Предположим, на пульте десять клавиш с гравировкой от 0 до 9. При нажатии любой из них на вход шифратора подается единичный сигнал (Х0, ..., Х9). На выходе шифратора должен появиться двоичный код (Y0, ..., Y9) этого десятичного числа. Как видно из таблицы истинности (таблица В), в этом случае нужен преобразователь с десятью входами и четырьмя выходами.
Сумматоры
!!!Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Существуют два типа сумматоров: комбинационные (не содержат элементов в памяти) и накапливающие (содержат элементы памяти). Комбинационные делятся на параллельные и последовательные. В последовательных сумматорах цифра переноса формируется последовательно от разряда к разряду. В параллельных цифра переноса одновременно подаются на все разряды.
Полусумматор
!!!Полусумматор - это устройство, которое содержит 2 входа и 2 выхода.
Ai и Bi –входы для передачи цифр, которые обрабатываются в полусумматоре.
Выход Si-это выход, на котором формируется цифра и результат операции данного конкретного разряда.
Pi+1 – выход, на котором формируется цифра переноса в старший разряд.
Мультиплесоры
!!!Мультиплексор - комбинационное цифровое устройство, которое обеспечивает передачу на единственный выход F одного из нескольких входных сигналов Dj в соответствии с поступающим адресным кодом Ai. При наличии n адресных входов можно реализовать M=2n комбинаций адресных сигналов, каждая из которых обеспечивает выбор одного из M входов. Чаще всего используются мультиплексоры «из 4 в 1» (n=2, M=4), «из 8 в 1» (n=3, M=8), «из 16 в 1» (n=4, M=16). Правило работы мультиплексора «из 4 в 1» можно задать таблицей истинности:
| Входы | Выход | |
| A1 | A0 | F |
| D0 | ||
| D1 | ||
| D2 | ||
| D3 |
.
Демультиплексоры
!!!Демультиплексор выполняет функцию, обратную мультиплексору, т.е. в соответствии с принятой адресацией Ai направляет информацию с единственного входа D на один из M выходов Fj. При этом на остальных выходах будут логические нули (единицы). Принцип работы демультиплексора «из 1 в 4» иллюстрируется таблицей истинности:
| Х1 |
| & & & & |
| Х2 |
| D |
| Y0 |
| Y1 |
| Y2 |
| Y3 |
| С |