Ослідовний прийомопередавач.

ЛАБОРАТОРНА РОБОТА №1

ивчення лабораторного стенду EV8031/AVR та його тестування.

Мета роботи: Метою даної роботи є вивчення будови та роботи лабораторного стенду EV8031/AVR, його можливостей при використанні для розробки програмного забезпечення для мікроконтролерів MCS-51 та AVR типу, тестування лабораторного стенду.

Опис лабораторного стенду

Лабораторний стенд “EV8031/AVR” [1] – програмно-апаратний комплекс, призначений для виконання лабораторних робіт з курсу “Мікропроцесорна техніка” при вивченні мікроконтролерів серії MCS-51, мікроконтролерів з архітектурою AVR (програмування на мовах Асемблер та СІ), а також може використовуватись як засіб розробки програмного забезпечення для цих мікроконтролерів.

Стенд представляє собою мікроконтролер, до якого під’єднано зовнішню пам’ять програм та пам’ять даних, різноманітні периферійні пристрої. Він дозволяє налагоджувати програми, написані на мовах Асемблер та СІ.

Завантаження програм в зовнішню програмну пам’ять відбувається з персонального комп’ютера по послідовному порту RS-232. Підключення напруги живлення стенду (+5В) та зв’язку з персональним комп’ютером здійснюється з допомогою одного універсального кабеля зв’язку з комп’ютером (DB9 + DB25 + Живлення).

Для правильної роботи стенду, його необхідно під’єднувати тільки з одним COM-портом. Не рекомендується від’єднувати стенд від ПК при включеному живленні. Це ж саме відноситься і до від’єднання плати розширення від стенду.

Технічні характеристики лабораторного стенду

§ - однокристальні процесори, що можуть використовуватися: AT89C51, AT89C52, AT90S8515 (ATmega8515) (корпус DIP-40);

§ - зовнішня пам’ять програм (ЗПП) – 16 КБт;

§ - зовнішня пам’ять даних (ЗПД) – 16 КБт;

§ - EEPROM пам’ять послідовного типу (АТ24С02, 256 байт);

§ - два послідовних канали передачі даних RS232;

§ - системний інтерфейс (додаток №1);

§ - інтерфейс розширення (16 ліній вихід, 8 ліній вхід/вихід, порт Р1 мікроконтролера;

§ - клавіатура 3Х4;

§ - статична 4-х розрядна семи сегментна світлодіодна індикація;

§ - цифроаналоговий та аналоговоцифровий перетворювач (плата розширення);

§ - генератор з фіксованою частотою генерації біля 10 КГц;

§ - генератор зі змінною частотою генерації від 1 КГц до 50 КГц (плата розширення);

§ - динамічна 4-х розрядна семи сегментна індикація (плата розширення);

§ - пристрій дискретного вводу інформації: 2 кнопки;

§ - статична світлодіодна індикація, 8 штук;

§ - знакосинтезуючий світлодіодний індикатор 5Х7 (плата розширення).

пис лабораторного стенду.

Вся логіка стенду реалізована на програмованій логічній матриці (ЕРМ7128STC100). Системний контролер керує режимами роботи лабораторного стенду, видає керуючі сигнали для ОЗП, регістрів-фіксаторів, керує динамічними світлодіодними індикаторами, клавіатурою.

Структурна схема лабораторного стенду представлена на рис. 1.

Рис. 1. Структурна схема стенду.

Карта портів вводу/виводу стенду представлена в табл. 1.

Табл.1

Адрес	Тип циклу	В7	В6	В5	В4	В3	В2	В1	В0	Ім’я
Порти периферійних пристроїв
8ХХ0	Запис	[ Порт А]	PA_REG
8ХХ1	Запис	[ Порт В]	PB_REG
8ХХ2	Запис	[ Порт C]	PC_REG
8ХХ3	Запис	X	X	X	X	X	TRISC	X	X	TRIS
РКІ
8ХХ3	Запис	Регістр команд рідкокристалічного індикатора	LCD_CMD
8ХХ3	Запис	Регістр даних рідкокристалічного індикатора	LCD_DATA
Послідовний порт
9ХХХ	Читан.	CTS	DSR	DCR	RI	KL3	KL2	KL1	KL0	US_REG
СХХ0	Запис	X	X	X	X	DTR	RTS	CFG1	CFG0	UC_REG
Індикатор і світлодіоди
AXX0	Запис	[ Регістр індикатора 0 ]	DISPLAY[0]
AXX1	Запис	[ Регістр індикатора 1 ]	DISPLAY[1]
AXX2	Запис	< Зарезервовано >	DISPLAY[2]
AXX3	Запис	< Зарезервовано >	DISPLAY[3]
AXX4	Запис	DP3	DP2	DP1	DP0	BL3	BL2	BL1	BL0	DC_REG
AXX5	Запис	< Зарезервовано >	EDC_REG
AXX6	Запис	LED7	LED6	LED5	LED4	LED3	LED2	LED1	LED0	LED_REG
Керування роботою
AXX7	Х	Х	Х	Х	Х	Х	Х	Х	Х	SYS_CTL
Сумісні регістри
BXX0	Запис	[ Регістр індикатора 1 ]	DISPLAYB

Розподіл пам’яті стенду

Адресація (звертання) мікроконтролера до периферійних пристроїв стенду реалізовано як адресація до комірок пам’яті в адресному просторі від 8000Н до FFFFH. Сигнали вибірки периферійних пристроїв формуються дешифратором адресу всередині мікросхеми системного контролера.

Програма – завантажувач знаходиться в Flash-пам’яті мікроконтролера АТ89С51. Вона проводить ініціалізацію послідовного порта (DD1), перевіряє наявність та ємність пам’яті даних.

Пам’ять ОЗП об’ємом 32 КБт ділиться на дві частини по 16 КБт. Одна частина для пам’яті програм, інша для пам’яті даних. В режимі завантаження вся пам’ять 32 КБт відображається в адресний простір, як пам’ять даних.

РЕЖИМ ЗАВАНТАЖЕННЯ

РЕЖИМ РОБОТИ

ПАМ’ЯТЬ ПРОГРАМ

ПАМ’ЯТЬ ДАНИХ

ПАМ’ЯТЬ ПРОГРАМ

ПАМ’ЯТЬ ДАНИХ

FFFFH   8000H

Простір вводу/виводу периферії

Простір вводу/виводу периферії

7FFFH     4000H

ОЗП Мікросхема DD3

3FFFH     1000H

ОЗП Мікросхема DD3 Пам’ять програм

ОЗП Мікросхема DD3 Пам’ять даних

0FFFH   0000H

FLASH пам’ять АТ89С51 Заванта- жувач

При поступленні даних з послідовного порта персонального комп’ютера в послідовний порт (розняття Х11) стенду, мікроконтролер записує їх в ОЗП відведений під пам’ять програм. Сигнали керування – PME, WR, RD, ALE, що формуються процесором і необхідні для звертання до пам’яті даних поступають через системний контролер. Після прийняття останнього байту завантажувач формує сигнал запуску завантаженої програми.

Кнопка SW2 необхідна для формування сигналу скидання на вході RESET мікропроцесора, тобто переводу стенду в режим завантаження та очікування прийому даних з послідовного порта. Процесор готовий приймати дані в пам’ять даних.

Кнопка SW1 необхідна для пере запуску завантаження з ПК програми, що знаходиться в пам’яті програм (DD3). При натисканні кнопки SW1 засвічується світлодіод HL9. При цьому можливий новий запис програми в лабораторний стенд з персонального комп’ютера. При передачі даних з персонального комп’ютера в стенд, комп’ютер на лінії RI послідовного порта формує сигнал, який через системний контролер скидає процесор, аналогічно кнопці SW2.

Світлодіодний індикатор

Чотирьох розрядний семи сегментний світлодіодний індикатор під’єднаний до системного контролера, який автоматично виконує динамічну регенерацію та декодування двійкового коду в код семисегментного індикатора. Індикатор працює завжди, зразу після включення живлення. Контролер індикатора містить два восьми розрядних регістри, вмістиме яких відображається на індикаторі. Вмістиме регістра з адресом 0хА000 відображається на двох лівих розрядах, вмістиме регістру з адресом 0хВ000 – на двох правих розрядах в шістнадцятковій системі числення. Керування десятковими крапками здійснюється через регістр DC_REG (0хА004). Біти DP3…DP0 керують десятковими крапками. Запис 1 у відповідний розряд включає десяткову крапку. Біти BL3…BL0 керують гасінням розрядів індикатора. Запис 1 в ці біти викликає гасіння відповідного розряду індикатора.

атрична клавіатура.

Стан стовпця матриці клавіатури зчитується з комірки пам’яті з базовим адресом 0х9000 біти 3...0. Відповідний стовпець вибирається нулем в розрядах адресу А2...А0 (адрес 0х9006 вибирає перший стовпець, адрес 0х9005 – другий стовпець, адрес 0х9003 – третій стовпець. Признак натиснутої кнопки зчитується як нуль відповідному розряді.

ослідовний прийомопередавач.

Модуль послідовного зв’язку сформований на мікросхемі приймача 1489, передавача 74НС04, мультиплексора каналу передачі (всередині системного контролера). Швидкість обміну по послідовному порту в режимі завантаження 9600 біт/сек. Швидкість обміну по послідовному порту в програмі, що підлагоджується, може бути змінена.

Вибір каналу послідовної передачі здійснюється сигналами CFG0, CFG1 по адресу 9001Н. Встановлення цих бітів в “логічний нуль” включає порт1 на схемі Х11. Цей порт має неповний набір сигналів (RxD, TxD, RI) і призначений для запису програми в стенд.

Програма встановлення сигналів CFG0 в “0”, а CFG1 в “1” формує вибірку додаткового каналу послідовної передачі даних, розняття Х12. Додатковий канал має повний набір сигналів інтерфейсу RS232.