Построение запоминающих устройств

При построении сложных ПЦУ необходимо обеспечить хранение больших объемов информации с простым и удобным доступом к ней. Для этого проектируются специальные ПЦУ, получившие название запоминающих устройств или устройств памяти. Для любого устройства памяти должен быть определен базовый элемент памяти. Кроме того, должны быть выбраны метод выделения выборки заданных элементов из общего массива элементов памяти, а так же метод передачи информации для хранения в памяти записи и выдачи информации из памяти чтения. Сначала осуществляется проектирование базового элемента памяти, а затем - всего устройства памяти.

При синтезе элемента памяти для хранения одного бита информации, условия работы элемента памяти словесно описываются следующим образом: выбор элемента осуществляется подачей сигнала выборки на вход С; с помощью сигнала на входе С определяется состояние элемента памяти по сигналу Q; если элемент памяти хранит 1 бит информации, то на его выходе Y выдается сигнал 1 (осуществляется чтение); для записи информации необходимо подать на вход I соответствующее значение бита информации и на вход V – сигнал разрешения записи. Для синтеза базового элемента используют логические элементы И, НЕ, а также RS-триггер, который обеспечивает запоминания.

Рис. 9.4.1. Структурная схема базового элемента памяти

Рис. 9.4.2. Схема базового элемента памяти с использованием логических элементов И, НЕ и RS-триггеров.

Рис. 9.4.3. Условное обозначение базового элемента памяти.

Приведенное словесное описание работы элемента памяти можно использовать в качестве модели для его построения. Из описания следует, что на входе RS-триггера должно быть предусмотрено КЦУ1 с тремя входами C, I, V и двумя выходами S и R для переключения RS-триггера. На выходе элемента памяти должно быть предусмотрено КЦУ2 с входами C и Q, а также выходом Y (рис. 9.4.1). Используя словесную запись условий работы ЗУ запишем аналитические выражения для каждого из сигналов. Выходной сигнал Y формируется по состоянию триггера и выдаётся при наличии сигнала С, т.е. Y=CQ;

Для формирования сигнала записи S сигнала в триггер необходимо выполнение условия: S=JCV;

Для записи "0" в триггер необходимо подать сигнал R=JCV; Таблицы истинности имеют вид представленный в табл. 9.4.

Таблица. 9.4. Таблица истинности базового элемента памяти

C	Y	V	R	S

C	Q	Y

Схема варианта базового элемента памяти с использованием логических элементов И, НЕ и RS-триггеров приведена на рис. 9.4.2, а его условное обозначение на рис. 9.4.3.

Устройство памяти для хранения четырех 2-разрядных двоичных чисел содержит в основе подобную структуру. Оно обладает следующими свойствами:

· допускается выборка в каждый момент времени только одного числа;

· все разряды данного числа можно одновременно читать или изменять в режиме записи;

· каждое число имеет порядковый номер – адрес, числа расположены в порядке возрастания их адресов;

· адрес задается двоичным числом, число разрядов в котором зависит от количества слов, хранимых в памяти.

В рассматриваемом случае адрес представляет собой 2-разрядное двоичное число.

Такая организация хранения чисел принята в памяти с линейной выборкой. Устройство памяти функционирует следующим образом. По адресу выбирается число, для этого используют сигналы чтения или записи, с их помощью можно выбрать или записать в память 2-разрядное двоичное число. Для построения устройства памяти используются регистры, дешифраторы, логические элементы, элементы памяти.

Сложные ПЦУ стремятся строить, как правило, в ви­де регулярных схем из однотипных элементов на базе типовых функциональных узлов ПЦУ и КДУ. Это поз­воляет существенно упростить процесс проектирования и получить приемлемые для практики решения.

Из приведенного описания устройства памяти следует вывод, что схема может быть представлена в виде регулярной структуры из элементов памяти, дополненной схемой ПЦУ из типовых узлов для управления выборкой, записью и чтением.

Пример реализации показан на рис.9.4.4.

а) Схема памяти б)Условное обозначение

для хранения схемы

2-разрядных двоичных чисел.

Рис. 9.4.4. Схема памяти

Элементы памяти располагают в соответствии с регулярным размещением разрядов последовательности 2-разрядных двоичных чисел (рис. 9.4.4 а). Поскольку из памяти каждый раз выбирается только одно 2-разрядмое двоичное число и оба разряда могут считываться одновременно, то можно объединить выходы соответствующих разрядов всех чисел, как показано на рис. 9.4.4. а. Легко заметить, что разрешение на запись можно подавать на входы всех элементов памяти, так как с помощью сигнала записи лишь выбирается режим работы.

Для записи же числа в память необходимо задать адрес числа и записываемую информацию. Это позволяет соединить вместе входы записи W элементов памяти. Входы I элементов памяти можно также соединить поразрядно для всех чисел. Входы С элементов памяти для разрядов данного двоичного числа можно также соединить вместе, поскольку каждый раз выбирается одно двоичное число. Полученная таким образом схема устройства памяти состоит из одинаковых элементов памяти и имеет по числу хранимых чисел 4 входа для их выборки, 2 входа I для ввода информации и 2 выхода Y для выбора ин­формации (в соответствии с числом разрядов). Услов­ное обозначение схемы устройства памяти приведено на рис. 9.4.4. б, полной схемы – на рис. 9.4.5. Для выбора адреса числа из памяти используется регистр хранения адреса и дешифратор DC. Для управления чтением чис­ла из памяти используются элемент И.

Рис. 9.4.5. Полная схема устройства хранения 2-разрядных двоичных чисел

Важно отметить, что устройство памяти представляет собой сложное устройство состоящее из более простых фун­кциональных узлов. Функциональные узлы являются типовыми: счетчики, регистры, шифраторы, дешифраторы и т.д. В тех случаях, когда требуется ввести новый фун­кциональный узел, отличающийся от типовых, его мож­но синтезировать, используя методы синтеза конечных автоматов. Из функциональных узлов строится схема ПЦУ с соблюдением правил композиции, исполь­зуемых в структурной теории автоматов и изложенной при рассмотрении ПЦУ.

Контрольные вопросы

1. Дайте определение понятию регистр. Приведите его структурную схему.

2. Перечислите типы регистров.

3. Каковы области применения регистров?

4. Дайте определение счетчику и перечислите его разновидности.

5. Опишите схему работы суммирующего двоичного счетчика с помощью структурной схемы и таблице истинности.

6. Опишите схему работы вычитающего и реверсивного счетчика по структурной схеме и таблице истинности.

7. Опишите схему работы синхронного и асинхронного двоичного счетчика по структурной схеме и таблице истинности.

8. Сколько тактов необходимо параллельному и последовательному сумматорам для выполнения суммирования?

9. Изложите принципы проектирования запоминающего устройства.

Глава 10