Структура базового процессора семейства IA32. (intel 386 - базовый )

Выполнение программы представляет собой циклическую последовательность приведенных ниже действий, образующих цикл работы компьютера:

1. Выборка команды из памяти и формирование адреса следующей по порядку команды.
2. Считывание операнда из памяти.
3. Выполнение команды.
4. Запись результата в память и переход к новому циклу работы компьютера.

Выполнение этих действий распределены внутри процессора по 2 устройствам: операционное устройство, которое выполняет команды и устройство шинного интерфейса, которое выбирает команды, считывает операнды из памяти и записывает результаты обратно в память. Оба устройства могут работать параллельно, что обеспечивает совмещение во времени процессов выборки и исполнения команд.

В операционное устройство входит:

-Регистры общего назначения, предназначенные для временного хранения данных перед исполнением команд.EAX – регистр аккумулятора. Предназначен для временного хранения результатов выполнения результатов.

-Адресные регистры, предназначенные для хранения адресов данных. EBP – указатель стека (работает с SS) ESP – указатель базы (работает с DS) ESI – индекс источника (работает с DS) EDI – индекс получателя (работает с DS)

-Буферные регистры, предназначенные для временного хранения данных непосредственно перед исполнением команд.

-АЛУ содержит 32-х байтовый комбинационный сумматор, с помощью которого выполняются все арифметические и логические операции.

-Регистр флагов. Разряды регистра флагов устанавливаются аппаратно, в зависимости от полученного в АЛУ результата. Каждый из разрядов – флаг. Флаги бывают: ZF – флаг нулевого результата SF – флаг отрицательного результата PZ – флаг четности

Некоторые разряды регистра флагов могут устанавливаться программно специальными командами. IF – флаг разрешения прерывания TF – флаг трассировки (пошагового выполнения команд) Схема управления. Дешифрирует команды, а также воспринимает и вырабатывает необходимый управляющий сигнал. В устройство шинного интерфейса входят:

1. Очередь команд – набор регистров, в которых хранятся коды команд выбранных из памяти компьютера.

2. Буфер шины данных обеспечивает считывание данных с системной шины компьютера.

3. Буфер шины адреса обеспечивает передачу адресов на внутреннюю шину компьютера.

4. Буфер шины управления обеспечивает прием и передачу управляющих сигналов системной шине компьютера.

5. Сегментные регистры хранят начальные адреса сегментов памяти. CS – кодовый сегмент, содержит адрес начала программы. DS – сегмент данных, содержит адрес начала данных программы. SS – стековый сегмент – начало стека. ES – дополнительный сегмент – начало вспомогательных данных. IP – указатель адресов, содержит смещение следующей команды в текущем кодовом сегменте, т.е. указывает на следующую по порядку команду.

6. Сумматор адресов осуществляет вычисление физических адресов в реальной

памяти.

1. Охарактеризуйте основные методы управления внешними устройствами: обмен по готовности, обмен по прерыванию, прямой доступ к памяти.

Принципы управления: Компьютерная система содержит многочисленные ВУ. Для организации и проведения обмена между компьютерной системой и ВУ требуются специальные средства:

-Специальные управляющие сигналы и их последовательности (протоколы обмена)

-Устройства сопряжения (контроллеры)

-Линии связи

- Программы, реализующие обмен (драйвера)

Весь этот комплекс называется интерфейсом. В зависимости от типа соединяемые устройства различают:

1.Аппаратные: - внутренние интерфейсы компьютера, предназначенные для сопряжения элементов внутри системного блока

- внешние интерфейсы ввода-вывода, для сопряжения различных устройств с системным блоком

-интерфейсы межмашинного обмена, предназначенные для взаимодействия различных компьютеров

2.Человеко-машинные (для обмена информацией между человеком и машиной)

Аппаратные интерфейсы делятся на 2 группы:

-Параллельные (обмен осуществляется всеми разрядами передаваемой информационной единицы – байта).

-Последовательные (обмен осуществляется по 1 биту последовательно).

Параллельные – более быстрые, поэтому они применяются для внутренних шин компьютерной системы.

В зависимости от степени участия процессора в обмене данными, выделяют 3 способа управления обменом:

-Обмен по готовности (Предусматривает опрос процессором ВУ о его готовности к обмену. Если готово, то производится обмен, если нет – продолжение опроса. Недостаток – процессор постоянно задействован в операциях подготовки к обмену, поэтому данный способ сейчас практически не применяется.)

-Обмен по прерыванию (Процессор не ждет готовности ВУ к осуществлению обмена, а в это время выполняет другую работу. Когда ВУ готово к обмену, оно с помощью соответствующего прерывания сообщает об этом процессору. Процессор прерывает свою текущую работу и начинает выполнять подпрограмму обслуживания обмена с ВУ. Это основной способ обмена в компьютерной системе.)

-Прямой доступ к памяти (DMA (Direct Memory Access) применяется для быстрого обмена больших блоков данных в оперативную память и разгрузки процессора от управления операциями ввода-вывода. В режиме DMA обмен данными между оперативной памятью и ВУ осуществляется без участия процессора. Режим DMA – самый быстрый способ обмена. В этом режиме процессор отключается от управления системной шиной, и данные с ВУ сразу перемещаются в оперативную память. Процессор в это время выполняет другие накопленные задачи. Режим DMA применяется при обмене большими блоками данных, потому что, если производить обмен в режиме DMA маленькими порциями данных, то время подготовки режима DMA (запрос, подтверждение запроса) окажется больше времени пересылки маленьких порций данных с ВУ в оперативную память.)