Двухступенчатый RST-триггер

Двухступенчатый RST-триггер состоит из двух RST-триггеров, управляемых разными фазами тактового сигнала (рис. 8.38, а). Двухступенчатая структура триггера в условном графическом изображении обозначается двумя буквами ТТ (рис. 8.38, б).

Диаграмма работы двухступенчатого триггера показана на рис. 8.38, в. При С = 1 происходит запись информации в первый триггер. В это время второй триггер заблокирован нулевым уровнем сигнала. При С = 0 блокируется первый триг­гер, и информация из первого триггера переносится во второй.

Рассмотренный принцип построения триггеров обеспечивает высокую надежность работы, так как запись и хранение информации разделены: сначала информация записывается в первую триггерную ячейку при отключенной второй, затем хранит­ся во второй ячейке при отключенной первой.

Т-триггер

Т-триггер изменяет свое состояние каждый раз, когда на его вход поступает уп­равляющий сигнал. Название триггера происходит от английского слова tumble — переключать, кувыркаться. Структурная схема Т-триггера показана на рис. 8.39, а, условное графическое изображение — на рис. 8.39, б.

В интервале между входными импульсами состояния первого (назовем его Т₁) и второго (Т₂) триггеров в соответствии с принципом работы двухступенчатого триггера одинаковые. При поступлении управляющего импульса информация с выходов Т₂ записывается в T₁, в результате получается и . По окон­чании управляющего импульса информация из Т₁ записывается в Т₂, и состояние обоих триггеров становится одинаковым. Таким образом, в результате действия каждого управляющего импульса триггер переключается в противоположное состояние с задержкой, равной длительности управляющего импульса.

JK-триггер

Название JK-триггера происходит от английских слов jump — прыгать и keep — держать. Структурная схема JK-триггера показана на рис. 8.40, а, а его условное графическое изображение показано на рис. 8.40, б. Это — синхронный двухсту­пенчатый RS-триггер с перекрестными обратными связями и входной логикой, что позволяет устранить присущее RS-триггеру состояние неопределенности при одновременной подаче на оба информационных входа логических единиц. JK-триггер является универсальным. На его основе с помощью несложных комму­тационных изменений можно получить RS-, Т- и D-триггеры.

При подаче тактовых сигналов на С-вход и попеременной подаче информацион­ных сигналов на J- и K-входы триггер работает как двухступенчатый Т-триггер. При подаче информационного сигнала на J-вход и одновременно через инвертор на К-вход триггер превращается в D-триггер.

Запоминающие устройства

Запоминающие устройства предназначены для записи, хранения и считывания двоичной информации. В состав запоминающего устройства (ЗУ) входят: матри­ца-накопитель и функциональные узлы, необходимые для управления матрицей-накопителем, усиления сигналов при записи и считывании, обеспечения режима синхронизации. Все эти элементы расположены на одном полупроводниковом кристалле.

На рис. 8.41 показана структура ЗУ, в которой матрица-накопитель состоит из 16 элементов памяти (ЭП), объединенных в 4 строки и 4 столбца. ЭП, расположен­ные в одной строке, образуют ячейку памяти (ЯП), способную запомнить четы­рехразрядное машинное слово, то есть 4 бита информации. Эти ЭП объединены адресными шинами Х₀...Х₃. Элементы, расположенные в одном столбце, объеди­нены разрядными шинами Y₀...Y₃. В режиме записи информации разрядные шины подключаются к усилителям записи, и на них подается комбинация нулей и еди­ниц, а на одну из адресных шин от дешифратора адреса поступает управляющий сигнал, в результате входная комбинация нулей и единиц оказывается записан­ной в 4 элемента памяти. В режиме хранения разрядные шины отключаются от усилителей. В режиме считывания разрядные шины подключаются к усилителям считывания, и происходит считывание ранее записанной информации.

Запоминающие устройства делятся на две группы: постоянные запоминающие устройства (ПЗУ) и оперативные запоминающие устройства (ОЗУ).

ПЗУ (по-английски ROM — Read Only Memory, что переводится как «память только для считывания») используются только для считывания ранее записанной информации. В ПЗУ обычно хранятся стандартные программы, необходимые для выполнения арифметических или логических операций. Важным свойством ПЗУ является сохраняемость информации при выключении питания. По способу запи­си информации ПЗУ подразделяются на масочные (ПЗУМ), программируемые (ППЗУ) и репрограммируемые (РПЗУ).

ОЗУ (по-английски RAM — Random Access Memory, что переводится как «память с произвольной выборкой») предназначены для быстрого попеременного ввода и вывода информации. В ОЗУ обычно хранятся промежуточные данные в про­цессе выполнения арифметических или логических операций.

Элементы памяти ОЗУ подразделяются на статические и динамические. ЭП ста­тического типа хранят информацию сколь угодно долго, пока включен источник питания. В ЭП динамического типа информация хранится ограниченное время; в этих элементах предусматривается восстановление (регенерация) информации.

Масочные ПЗУ

В качестве элементов памяти масочных ПЗУ используются диодные или тран­зисторные структуры, включаемые на пересечениях адресных и разрядных шин. На рис. 8.42 представлена схема ПЗУМ, содержащая в качестве элементов памя­ти полупроводниковые диоды. В процессе изготовления таких ИМС формирует­ся матрица размером 4x4, содержащая 16 диодов (в реальных схемах их число составляет 64, 128, 256, 512 и т. д.). На заключительном этапе изготовления ИМС с помощью маски, изготовленной методом фотолитографии, осуществляется подключение диодов к адресным и разрядным шинам. Наличие диода между ад­ресной и разрядной шиной соответствует логической единице, отсутствие — ло­гическому нулю. При подаче на какую-либо адресную шину X положительного напряжения шина X через диод соединяется с соответствующей разрядной ши­ной. Например, при подаче напряжения на шину Х₁ считывается четырехразряд­ное число 0001, а при подаче напряжения на шину Х₃ — число 0011. Напряжение на адресные шины поступает от дешифратора адреса.

Программируемые ПЗУ

Отличие программируемых ПЗУ от масочных состоит в том, что программирова­ние осуществляется не производителем в процессе изготовления ИМС, а пользова­телем перед началом эксплуатации. В программируемых ПЗУ диоды (или биполяр­ные транзисторы) подключаются к разрядным шинам через плавкие перемычки. При программировании эти перемычки пережигают путем пропускания импуль­сов тока. В результате образуется структура, аналогичная масочному ПЗУ.

Репрограммируемые ПЗУ

Репрограммируемые ПЗУ допускают многократное перепрограммирование, то есть многократное стирание ранее записанной информации и многократную запись но­вой. В качестве элемента памяти в РПЗУ используют МДП-транзистор с плаваю­щим затвором, эквивалентная схема которого показана на рис. 8.43, а. Такие транзи­сторы помимо обычного управляющего затвора, соединенного с адресной шиной, содержат второй затвор, размещенный между управляющим затвором и подлож­кой (рис. 8.43, б). Этот дополнительный затвор не имеет внешних выводов и по­этому называется плавающим. Оба затвора выполнены из сильнолегированного поликремния и отделены один от другого слоем SiO₂ толщиной 0,02-0,04 мкм.

Толщина оксидного слоя между плавающим затвором и подложкой имеет такую же величину. Длина канала составляет 1-2 мкм. Площадь, занимаемая элементом на подложке, составляет 6-10 литографических квадратов, что позволяет созда­вать накопители информации с емкостью более 1 Мбит.

В режиме программирования логической единицы на разрядную шину подается высокий потенциал U¹ (около 10 В), а на адресную шину — потенциал U_x > U¹. При этих условиях между истоком и стоком существует канал, в котором электроны разгоняются до скоростей, при которых становится возможным лавинное размно­жение электронов, в результате чего появляются высокоэнергетические (горячие) электроны, способные преодолеть потенциальный барьер на границе раздела кремний-оксид кремния. Поскольку потенциал затвора выше потенциала кана­ла, то существует поперечное (вертикальное) электрическое поле, в котором электроны, попавшие в слой оксида кремния, перемещаются в сторону плавающего затвора, в результате плавающий затвор приобретает отрицательный заряд.

В режиме программирования логического нуля на разрядную шину подается низ­кий потенциал U⁰. В этом случае продольное (горизонтальное) электрическое поле в канале отсутствует, и накопления заряда в плавающем затворе не происходит.

В режиме хранения логической единицы плавающий затвор имеет отрицатель­ный заряд, а в режиме хранения логического нуля заряд равен нулю. Поскольку плавающий затвор со всех сторон окружен диэлектриком, то заряд затвора сохраня­ется длительное время (несколько лет). Наличие или отсутствие заряда затвора влияет на величину порогового напряжения МДП-транзистора. Если отрицательный заряд отсутствует, то пороговое напряжение невелико (порядка 1-2 В). Если же заряд существует, то пороговое напряжение возрастает (порядка 8 В).

В режиме считывания разрядная шииа Y подключается к усилителю считывания, а на шину X подается напряжение U_x лежащее в пределе между и (обыч­но 5 В). Если в ЭП хранится логическая единица, то канал в МДП-транзисторе не индуцируется, и шина Y оказывается изолированной от подложки. Если в ЭП хра­нится логический ноль, то канал индуцируется, и шина Y соединяется с подложкой.

Стирание (удаление электронов из плавающего затвора) осуществляется путем облучения кристалла ультрафиолетовыми лучами, под действием которых элек­троны приобретают энергию, достаточную для преодоления потенциального ба­рьера на границе между кремнием и оксидом кремния. Далее они дрейфуют в под­ложку, потенциал которой должен быть выше потенциала управляющего затвора. Корпуса ИМС, содержащие ЭП рассмотренного типа, имеют специальное окно со вставленным кварцевым стеклом. В каждом цикле перепрограммирования про­исходят некоторые изменения в структуре кристаллической решетки полупровод­ника, образуются дополнительные поверхностные заряды, происходит захват электронов ловушками в слое оксида кремния и т. д. Все это приводит к измене­нию пороговых напряжений. Поэтому максимально допустимое число циклов перепрограммирования обычно не превышает 10³.

Рассмотренный способ хранения информации нельзя признать совершенным. Про­цесс записи протекает сравнительно медленно (около 1 мс) и связан с большими энер­гетическими затратами по преодолению потенциального барьера между кремнием и оксидом кремния. Более совершенным является способ проникновения элект­ронов в плавающий затвор путем туннелирования из подложки через диэлектрик.

На рис. 8.44 приведена энергетическая диаграмма системы подложка—диэлект­рик—плавающий затвор, иллюстрирующая механизм туннельных переходов. При ширине запрещенной зоны кремния, равной 1,1 эВ, и ширине запрещенной зоны оксида кремния, равной примерно 9 эВ, на границе Si— SiO₂ возникает энергетичес­кий барьер высотой около 4 эВ. Преодолеть такой барьер может незначительная часть «горячих» электронов. Если же уменьшить толщину диэлектрика до 0,01 мкм и довести величину напряженности электрического поля в нем до 10⁶-10⁷ В/см, то электроны смогут совершить туннельные переходы из зоны проводимости подложки в зону проводимости диэлектрика и оттуда в зону проводимости поли­кремниевого затвора. Поскольку плавающий затвор со всех сторон изолирован, то в нем произойдет накопление отрицательного заряда. Туннелирование электронов через диэлектрик — процесс двухсторонний, его можно использовать как для заряда, так и для разряда плавающего затвора.

Структура ЭП, программируемого с помощью туннельного эффекта, представле­на на рис. 8.45, а, эквивалентная схема — на рис. 8.45, 6. Левая часть структуры образует бистабильный МДП-транзистор с плавающим затвором, перекрываю­щим область стока со слоем туннельно-тонкого диоксида толщиной порядка 10 нм, в котором происходит туннелирование электронов. Правая часть структу­ры представляет собой обычный МДП-транзистор, предназначенный для подклю­чения стока бистабильного транзистора к разрядной шине.

В режиме программирования на программирующую шину Х_прогр подается напря­жение порядка 20 В, а на адресную шину — напряжение, превышающее порого­вое, в результате чего разрядная шина через транзистор VT₂ подключается к сто­ку транзистора VT₁. При программировании логической единицы на разрядной шине устанавливается нулевой потенциал. В этом случае в туннельно-тонком диоксиде происходит туннелирование электронов в плавающий затвор. При про­граммировании логического нуля на разрядной шине устанавливается высокий потенциал, и туннелирования не происходит. В итоге, как и в предыдущем слу­чае, при программировании логической единицы плавающий затвор приобретает отрицательный заряд, а при программировании логического нуля заряд затво­ра равен нулю.

При считывании информации подается отпирающее напряжение на шину X, и транзистор VT₁ подключается к разрядной шине через транзистор VT₂. Для сти­рания информации шину Х_прогр соединяют с подложкой, а на сток транзистора VT₁ подают высокое напряжение, при этом происходит туннелирование электронов из плавающего затвора в сток.

Рассмотренный ЭП обладает рядом достоинств по сравнению с элементами, в ко­торых происходит накопление «горячих» электронов, например, имеется возмож­ность поэлементного быстрого электрического стирания информации, кроме того, число циклов перепрограммирования достигает 10⁵. Однако ЭП с программиро­ванием с помощью туннельного эффекта занимают сравнительно большую пло­щадь (порядка 30-90 литографических квадратов).