Триггеры с динамическим управлением.

Динамические триггеры могут опрокидываться как передним, так и задним фронтом тактирующих импульсов. Фрагменты схемного обозначения приведены на рис. 3.7.

D-триггер

D-триггер (от английского DELAY) называют информационным триггером, также триггером задержки. D - триггер бывает только синхронным. Он может управляться (переключаться) как уровнем тактирующего импульса, так и его фронтом. Для триггера типа D, состояние в интервале времени между сигналом на входной линии и следующим состоянием триггера формируется проще, чем для любого другого типа.

По синхроимпульсу D-триггер принимает то состояние, которое имеет входная линия, согласно управляющей таблице состояний, приведенной на рис. 3.8, а. На рис. 3.8, б приведены временные диаграммы, поясняющие его работу.

Как следует из управляющей таблицы, D-триггер имеет как минимум две входные линии: одна - для подачи синхроимпульсов; другая- информационных сигналов. Схемное обозначение D - триггера приведено на рис. 3.9.

Для получения характеристической формулы воспользуемся полной таблицей состояния (рис. 3.10).

Для минимизации логического выражения (характеристической формулы триггера) можно воспользоваться картой Карно (рис. 3.11, а).

Из рис. 3.11, а следует, что характеристическое уравнение D-триггера содержит всего одну конъюнкцию, т.е. Q = СD.

Если учитывать, что при отсутствии синхроимпульсов состояние D-триггера не меняется, то можно упростить таблицу состояния, оставив в ней только переменные D и Q. Тогда карта Карно будет выглядеть как на рис. 3.11, б. Сокращенное уравнение D-триггера имеет всего один сигнал – сигнал D.

Это выражение подразумевает наличие сигнала C, т.к. в его отсутствии переключение состояния D-триггера не происходит.

Отметим, что D-триггеры могут переключаться как уровнем синхроимпульса, так и его фронтом. В технической литературе D-триггер, управляемый уровнем синхроимпульса, известен также как триггер-защелка.

Пример синтеза D-триггера, управляемого уровнем синхроимпульса из асинхронного одноступенчатого RS-триггера. Для этого D-триггер представляют как совокупность RS-триггера и комбинационного входного устройства, т.е. представляется так, что входными линиями RS-триггера управляет комбинационное устройство (КУ), согласно характеристической формуле D-триггера (см. рис. 3.11, в). Входными переменными КУ являются сигналыQ⁰,C,D, а выходными (функциями) -SиR. Если учесть, что сигналыRиSявляются для RS-триггера управляющими сигналами, то таблица состояний синтезируемого триггера будет содержать пять столбцов: два столбца - для переменных D-триггера -DиQ⁰, один - для функцииQ(выходной сигнал синтезируемого триггера, он же является выходным сигналом базового RS-триггера) и два столбца - для переменныхRиSRS-триггера

Столбцы 1, 2, 3 соответствуют таблице состояний D-триггера, а в столбцы 4, 5 записываются значения сигналов R и S, при подаче которых на входы RS-триггера, последний должен принимать такие же состояния, что и D-триггер. Это обусловлено тем, что RS-триггер является выходным узлом D-триггера.

Из таблицы (рис.3.12, а, первая строка) следует: если триггер находился в состоянии “0” (Q⁰=0), чтобы он сохранил это состояние и после поступления очередного синхроимпульса (отметим, что переключение состояния триггера происходит только при наличии синхроимпульса, а каждая строка таблицы состояний соответствует новому синхроимпульсу) на входе S (RS-триггера) необходимо поддерживать уровень “0”, а на входе R - любой уровень, т.к. когда триггер находится в состоянии”0”, он сохраняет это состояние независимо от состояния сигнала R.

Для второй строки таблицы состояний Q⁰=1, а новое состояние триггера “0” (Q=0), следовательно, необходимо подать на вход R - уровень логической 1 и т.д. Для каждой строки, где Q⁰=1, это состояние триггера сохранится независимо от значения сигнала S (т.к. при S=0 - режим хранения, а при S=1 - запись единицы).

После заполнения таблицы состояний, используя карты Карно (рис. 3.12, б и в), записывают логические выражения для функций комбинационного устройства S и R (следует помнить, что эти сигналы являются функциями аргументов Q⁰, D и входными переменными для RS-триггера.

По полученным логическим выражениям (см. рис. 3.12, б и в) можно построить схему D-триггера (рис. 3.12, г).

Рассмотренный выше D-триггер синтезирован на базе синхронного RS-триггера. Его можно синтезировать и на базе двухступенчатого, а также - простого, асинхронного RS-триггера. Как уже было отмечено выше, переключение D-триггера происходит только при наличии (поступлении) синхроимпульса. С учетом этого, логические функции S и R можно записать в виде

S = C D;

Схема, реализующая эти функции, содержит два элемента конъюнкции и один инвертор. На рис. 3.13 приведена схема D-триггера, построенного на базе асинхронного RS-триггера.

На рис. 3.14 приведено обозначение D-триггера К1533ТМ2, выпускаемого промышленностью в виде интегральной микросхемы (ИМС).

Обычно, в одном корпусе ИМС содержится два D-триггера, управляемых фронтом. D-триггеры в интегральном исполнении имеют также дополнительные асинхронные входы управления S и R. Функции асинхронных входов не зависят от сигналов синхронизации. Отметим, что асинхронные входы имеют и другие типы триггеров. Поскольку дополнительные входы “предустановка” и “очистка”, с помощью которых триггер может быть установлен в нужное состояние независимо от сигналов на других входах, включая синхронизирующий, работают независимо от синхронизации, их называютасинхронными.

Входы “предустановки” и “очистки” напоминают соответствующие входы S и R обычного несинхронизируемого RS-триггера. При подаче “1” на вход R и “0” на вход S (рис. 3.14) триггер устанавливается в состояние “0”. При подаче “1” на оба эти входа поведение триггера не определено, т.е. комбинация S=1, R=1 является запрещенной. При подаче на эти входы “1” поведение триггера полностью определяется другими входными сигналами и синхросигналом.

JK-триггер

Среди триггеров особое место занимают JK-триггеры, имеющие более широкие функциональные возможности.

Упрощенная таблица (таблица управления) состояний JK-триг-гера содержит четыре строки (рис. 3.15, а).

Из таблицы состояний видно, что для первых трех строк (наборов переменных) входы J и K играют роль входов S и R RS - триггера. Однако, для четвертого набора переменных, когда J=K=1 состояние триггера сильно отличается от состояния RS-триггера. Для RS-триггера - это запрещенная комбинация входных переменных, а в JK-триггере меняется (инвертируется) предыдущее состояние. JK-триггер можно синтезировать (построить) на базе двухступенчатого RS-триггера, для чего следует представить функциональную схему JK-триггера как совокупность КУ и синхронного RS-триггера (рис. 3.15, б).

Для получения логических выражений (характеристических уравнений) функций R и S комбинационного устройства необходимо построить совмещенную таблицу состояний JK и RS - триггеров (рис. 3.16, а).

Из полученных выражений для S и R (рис. 3.16, б) следует, что для построения JK-триггера из двухступенчатого RS-триггера потребуется два элемента конъюнкции (на два входа каждый). Схема, полученная путем синтеза JK-триггера, приведена на рис. 3.17, а. Обозначение JK-триггера на функциональных схемах приведено на рис. 3.17, б.

×

Рис. 3.17. Синтезируемая схема а) и графическое обозначение б) JK- триггера

Выпускаемые промышленностью ИМС JK-триггеры могут иметь несколько входов (до трех) J и такое же количество входов K, объединенных схемами конъюнкций (рис. 3.18).

Рис. 3.18. Схемное обозначение ИМС JK– триггера, выпускаемого промышленностью

Как следует из рис. 3.18, выпускаемые промышленностью JK-триггеры в виде интегральных микросхем также имеют асинхронные входы установки “0” и “1”(R и S входы, соответственно).

Т-триггер

Т-триггер - это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают тактирующие (счетные ) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию (аналогично состоянию JK-триггера при комбинации входных переменных J=1 и K=1). Т-триггеры строятся только на базе двухступенчатых (RS, D, JK) триггеров.

Т-триггер можно синтезировать из любого типа двухступенчатого триггера. Рассмотрим пример синтеза Т-триггера из JK-триггера. Для этого Т-триггер представим как совокупность комбинационного устройства КУ и JK-триггера (рис. 3.19).

Приведенное на рис.3.19, (а) комбинационное устройство должно обеспечить на выходах J и K соответствующие сигналы управления RS-триггером (при подаче на его входы сигналов Q и Т), в соответ-ствии с таблицей состояний (рис. 3.19, б). Карты Карно, с помощью которых получены минимальные формы логических выражений для функций J и K, приведены на рис 3.20.

Из полученных логических выражений следует, что для построения Т-триггера, достаточно объединить входы C, J, K JK-триггера, как показано на рис. 3.21.

Рис. 3.21. Схема Т – триггера, выполненного на базе JK- триггера

Счетный триггер можно синтезировать и на базе D-тригера. Рассмотрим пример реализации Т-триггера на базе D-триггера, управляемого фронтом синхроимпульса. Совмещенная таблица состояний синтезируемого триггера и D-триггера приведена на рис. 3.22, (а). Карта Карно, используемая для минимизации логического выражения функции, КУ, содержит всего один контур с двумя клетками и, следовательно, функция будет содержать тоже всего одну переменную (рис. 3.22, б).

Из логического выражения функцииDследует, что для получения счетного триггера из D-триггера, достаточно соединить инверсный выход D-триггера с его входом “D”(рис. 3.23).

Временные диаграммы, поясняющие принцип работы счетного триггера приведены на рис. 3.24. Из временных диаграмм следует, что переключение состояния счетного триггера, выполненного на базе D-триггера, происходит в моменты поступления передних фронтов синхроимпульсов. Частота следования импульсов на выходе счетного триггера в два раза меньше частоты входных синхроимпульсов, что позволяет их использовать в качестве делителей частоты. Если один счетный триггер позволяет делить частоту на два, то для реализации делителя частоты на четыре потребуется два триггера, соединенных последовательно и т.д.

Регистры

Наиболее распространенным узлом цифровой техники и устройств автоматики являются регистры. Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров. Регистры могут быть реализованы также на базе JK -триггеров. По способу приема и выдачи информации регистры делятся на следующие группы: с параллельным приемом и выдачей (рис. 3.25, а); с последовательным приемом и выдачей (рис. 3.25, б); с последовательным приемом и параллельной выдачей (рис. 3.25, в); с параллельным приемом и последовательной выдачей (рис. 3.25, г); комбинированные, с различными способами приема и выдачи (рис. 3.25, д) и реверсивные.

Р егистры хранения(памяти). Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах D₀. . . D_m новой цифровой комбинации (информации) при поступлении определенного уровня или фронта синхросигнала (синхроимпульса) С на вход “С” регистра.

Количество разрядов

азрядов записываемой цифровой информации определяется разрядностью регистра, а разрядность регистра, в свою очередь, определяется количеством триггеров, образующих этот регистр. В качестве разрядных триггеров регистра памяти используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде парафазных сигналов. В некоторых случаях регистры могут иметь вход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггеров регистра. На рис. 3.26 приведены схемы четырехразрядных регистров памяти на D- и RS-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусе ИМС).

а) б) в)

Рис. 3.26. Регистры хранения, на D– триггерах, синхронизируемых уровнем синроимпульса (а), фронтом (б) и наRS– триггерах, синхронизируемых фронтом (в)

Регистры сдвига. Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо - делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации: последовательное накопление последовательной цифровой информации с последующей одновременной выдачей (преобразование последовательной цифровой информации в параллельный код) или одновременный прием (параллельный прием) информации с последующей последовательной выдачей (преобразование параллельного кода в последовательный). Регистры сдвига могут служить также в качестве элементов задержки сигнала, представленного в цифровой форме. Действительно, регистры с последовательным приемом (вводом) и выводом осуществляют задержку передачи информации на m+1 тактов ( m+1 - число разрядов регистра) машинного времени. Регистры сдвига обычно реализуются на D-триггерах (рис. 3.27, а) или на RS-триггерах (рис. 3.27, б), где для ввода информации в первый разряд включается инвертор (первый разряд представляет собой D-триггер). Следует отметить, что все регистры сдвига строятся на базе двухступенчатых триггеров или синхронизируемых фронтом синхроимпульса. Разрядность регистров сдвига, как и у регистров хранения, определяется количеством триггеров, входящих в их состав. На рис. 3.27 приведены схемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы, поясняющие работу регистра сдвига, приведены на рис. 3.28.

Вывод параллельной информации из регистра сдвига (см. рис. 3.27, в) осуществляется при подключении всех триггеров регистра к отдельным выводам (на рис. 3.27, а и б эти выводы показаны штриховыми линиями). Как было сказано выше, регистры сдвига синхронизируются фронтом тактирующих импульсов, т.е. запись новой информации в триггеры регистра происходит в течение очень короткого времени - за время длительности фронта синхроимпульса, вернее в момент поступления соответствующего фронта синхроимпульса. Обычно, это “время” значительно меньше времени распространения сигнала, т.е. времени переключения триггера регистра в новое состояние. Работу регистра сдвига рассмотрим на примере схемы, приведенной на рис. 3.27, а.

Можно предположить, что в начале все триггеры регистра находятся в состоянии логического нуля, т.е. Q₀=0, Q₁=0, Q₂=0, Q₃=0. Если на входе D-триггера Т₁имеет место логический 0, то поступление синхроимпульсов на входы “С” триггеров не меняет их состояния.

Как следует из рис. 3.27, синхроимпульсы поступают на соответствующие входы всех триггеров регистра одновременно и записывают в них то, что имеет место на их информационных входах. На информационных входах триггеров Т2, Т3, Т4 - уровни логического “0”, т.к. информационные входы последующих триггеров соединены с выходами предыдущих триггеров, находящихся в состоянии логического “0”, а на вход “D” первого триггера, по условию примера, подается “0” из внешнего источника информации. При подаче на вход “D” первого триггера “1”, с приходом первого синхроимпульса, в этот триггер запишется “1”, а в остальные триггеры - “0”, т.к. к моменту поступления фронта синхроимпульса на выходе триггера Т1 “ещё” присутствовал логический “0”. Таким образом, в триггер Т1 записывается та информация (тот бит), которая была на его входе “D” в момент поступления фронта синхроимпульса и т.д.

При поступлении второго синхроимпульса логическая “1” , с выхода первого триггера, запишется во второй триггер, и в результате происходит сдвиг первоначально записанной “1” с триггера Т1 в триггер Т2, из триггера Т2 в триггер Т3 и т.д. (рис. 3.28). Таким образом, производится последовательный сдвиг поступающей на вход регистра информации (в последовательном коде) на один разряд вправо в каждом такте синхроимпульсов.

После поступления m синхроимпульсов (на рис. 3.27 и рис. 3.28 m=4) регистр оказывается полностью заполненным разрядами числа, вводимого через последовательный ввод “D”. В течение следующих четырех синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным (регистр окажется полностью очищенным только при условии подачи на его вход уровня “0” в режиме вывода записанного числа).

Рис. 3.27. Регистры сдвига на D– триггерах а),RS– триггерах б) и комбинированный регистр наD- триггерах

Кольцевые счетчики. На базе регистров сдвига можно построить кольцевые счетчики - счетчики Джонсона. Счетчик Джонсона имеет коэффициент пересчета, вдвоеб ольший числа составляющих его триггеров. В частности, если счетчик состоит из трех триггеров (m=3), то он будет иметь шесть устойчивых состояний. Счетчик Джонсона используется в системах автоматики в качестве распределителей импульсов и т.д.

Таблица состояний счетчика Джонсона (рис. 3.29) содержит 2m (m - количество триггеров в составе регистра) строк и m-столбцов. Количество разрядов счетчика определяется количеством триггеров (рис. 3.29). Рассмотрим схему трехразрядного счетчика Джонсона, выполненного на базе D-триггеров (регистр сдвига реализован на D-триггерах). Для построения кольцевого счетчика достаточно соединить инверсный выход последнего триггера регистра (последнего разряда) с входом “D” (с входом, предназначенным для ввода последовательной информации) первого триггера.

Рис. 3.29. Таблица состояний а) и схема б) счетчика Джонсона на трехразрядном регистре сдвига

Предположим, что вначале все триггеры находятся в состоянии “0”, т.е. Q₀= Q₁=Q₂=0. При этом на входе “D” первого триггера присутствует уровень “1”, т.к =1. Первым синхроимпульсом в триггер Т1 запишется “1”, вторым - единица запишется в первый триггер, из первого - во второй и т.д. до тех пор, пока на всех выходах регистра не будет “1”. После заполнения регистра единицами, на инверсном выходе триггера Т3 появится =0 и четвертым синхроимпульсом в Т1 запишется логический “0” (рис. 3.29, б).

После поступления последующих трех синхроимпульсов регистр обнуляется и на его вход “D” снова подается уровень “1”. Таким образом, цикл повторения состояния кольцевого счетчика состоит из шести тактов синхросигнала. Как видим, при работе в начале от первого триггера до последнего триггера распространяется “волна единиц”, а затем “волна нулей”. Код, в котором работает счетчик Джонсона, называют кодомЛибау-Крейга.

Генераторы чисел. На базе кольцевых счетчиков можно реализовать генераторы различных двоичных чисел. Вывод генерируемых чисел можно осуществлять как в параллельном, так и в последовательном коде.

В качестве примера рассмотрим работу трехразрядного (очевид-но, что количество разрядов может быть и более трех) генератора чисел, реализованного на базе D-триггеров. Генератор чисел представим как совокупность трехразрядного регистра сдвига и комбинационного устройства КУ, выходной сигнал которого служит “источником” информации для регистра сдвига (рис. 3.30). Входными переменными КУ являются выходные сигналы разрядных триггеров регистра сдвига Q₀, Q₁, Q₂. Цикл повторения чисел определяется 2^m- тактами синхросигнала (максимальный цикл). В таблице состояний генератора чисел использованы (рис. 3.31, а) следующие обозначения: N_п- десятичный эквивалент двоичного числа, реализуемого в параллельном коде; D - функция аргументов Q₀, Q₁, Q₂. Эту функцию можно рассматривать как последовательный код. Для получения минимальной дизъюнктивной формы записи функции D построим карту Карно (рис. 3.31, б).

Рис. 3.30. Структурная схема трехразрядного генератора чисел на D- триггерах

Схема комбинационного устройства содержит три элемента конъюнкции и один элемент дизъюнкции (рис. 3.32). При построении схемы КУ дополнительные инверторы не потребуются, т.к. триггеры регистра имеют как прямые, так и инверсные выходы.

Использование регистров сдвига в кольцевых схемах представляет практический интерес, так как его структурные схемы состоят из повторяющихся триггерных цепей, обладают наращиваемостью и пригодны для различных применений.

В приложениях приведены схемные обозначения и нумерация выводов регистров, выпускаемых в интегральном исполнении.