Счетчики с параллельным переносом.

Ко всем разрядам таких счетчиков информация о состоянии предыдущих разрядов поступает параллельно, так же одновременно к ним поступают входные импульсы. Разряды переходят в новое состояние одновременно. Переключение разрядов нужной последовательности обеспечивается логическими цепями, кот. при поступлении входного импульса одни триггеры удерживают от переключения, а другим разрешают переключаться. Триггер такого счетчика кроме счетного входа должен иметь информационные входы, на кот. поступают 53 разрешения или запреты с логических цепей.

Очередной разряд суммирующего счетчика должен переключаться входным импульсом в 1. Когда все предыдущие разряды уже находятся в состоянии.

Такое условие выполняется, если на информационный вход каждого триггера подать конъюнкцию сигналов с прямых входов предыдущих триггеров. С выхода схемы поступает разрешающее переключение 1, если все предыдущие триггера находятся в состоянии единицы. По сигналу на счетном входе триггер переключится. Суммирующий счетчик с параллельным переносом построен на УК-триггерах. На входы “C” всех триггеров счетные импульсы поступают одновременно на все входы. Входы У и К триггеров объединены. На входы У и К триггера 1-постоянно подается 1. Триггер 1 переключается единицей. Триггер 1 переключается каждым счетным импульсом. Триггер 2 переключается при Q1=1. Триггер 3-переключается при Q1 и Q2=1. На выходе схемы &-единица. Триггер 4-переключ., если Q1 и Q2 и Q3 =1.

Триггер Шмидта.

(б)

(в)

D и DV - триггеры

D-триггер применяется для задержки и хранения информации. Он имеет 2 входа: информационный вход –D и синхровход или тактовый-С.

Как все триггеры он имеет 2 выхода-прямой и инверсный. При С=1 состояние триггера определяется сигналов на входе D. При С=0 триггер находится в режиме хранения. Он состоит из синхронного RS-триггера дополненного инвертором. RS- триггер вместе с логическими схемами «И» образует синхронный RS-триггер. При С=1 потенциал D входа передается на S вход триггера. Потенциал D входа через инвертор и схема подается на вход R, т.е. сигналы на входе S,R взаимно инвертируемые. Если D=1 на вход S подается 0, а на вход R-1. Таким образом при С=1. D-триггер является повторителем. На выходе Q повторяется сигнал со входа D, но происходит это только при подаче на синхровход 1, т.е. задержкой. При С=0 схема «И» находится в нулевом состоянии и отключает триггер от входа D. При этом триггер хранит информацию кот. поступила при С=1 с D входа.

На рис. 3 изображен 2-степенчатый или 2-тактный D-триггер. 1 ступень представляет собой обычный 1-ступенчатый D-триггер состоящий из синхронного RS-триггера и инвертора. 2 ступень синхронный RS-триггер синхровход кот соединен со входом С через инвертор D входа предается на выход 1 ступени по переднему фронту тактового импульса 2 ступень принимает состояние 1 ступени с окончанием тактового импульса т.е. по его заднему фронту. Если после каждого переключения обеспечивать смену уровня потенциала на D-входе, то с каждым импульсом на С-входе.

Для этого соединим вход Q’ с входом D. при этом D-триггер работает в счетном режиме.