МГТУ МИРЭА
==============================================================
Факультет: филиал МГТУ МИРЭА в г. Фрязино
Кафедра общенаучных дисциплин
КУРСОВОЙ ПРОЕКТ
по дисциплине
« Схемотехника ЭВМ »
Тема курсовой работы «Проектирование FIFO»
Студент группы ИФБ-1-10
Руководитель курсовой работы
доцент кафедры ОНД, к.п.н. Исмагилова Е.И.
Рецензент
старший преподаватель кафедры ОНД Николаева Е.Л.
| Работа представлена к защите | «___»__________201__г. | ____________________ |
| «Допущен к защите» | «___»__________201__г. | _____________________ |
Фрязино 2012г.
| | Содержание | стр |
| | Постановка задачи …………………………….………..………………. | |
| | Введение………………………………………….……………….……... | |
| | Общий принцип работы однонаправленного буфера типа FIFO.……. | |
| | Проектирование буфера FIFO ……..…………………………….....…... | |
| | 4.1 | Схема электрическая структурная...……...………..…………… | |
| | 4.2 | Построение блока регистровой памяти………………………… | |
| | 4.2.1 | Увеличение числа разрядов……………...……….………..…… | |
| | 4.2.2 | Увеличение числа слов …………………………………...……. | |
| | 4.2.3 | Функциональная схема блока регистровой памяти…..……….. | |
| | 4.3 | Построение дешифратора ……………………………………… | |
| | 4.4 | Построение компаратора……………………………………..…. | |
| | Параметры используемых микросхем………….……………………… | |
| | 5.1 | Регистр ……….…………………………………………………… | |
| | 5.2 | Счётчик …….……………………………………………………... | |
| | 5.3 | Триггер ……………………………………………………………. | |
| | 5.4 | Логические элементы И………………..………………………… | |
| | 5.6 | Логический элемент НЕ ……..…………………………………… | |
| | 5.7 | Логический элемент исключающее ИЛИ ……...………………... | |
| | Принципиальная схема устройства | |
| | 6.1 | Перечень элементов | |
| | Расчёт параметров устройства | |
| | 7.1 | Токи и потенциалы | |
| | 7.2 | Нагрузка. | |
| | 7.3 | Потребляемая мощность | |
| | Литература………………………..…..……………………………… | |
| | | | | |
Постановка задачи
Разработать принципиальную схему буфера FIFO 8сл.×8р. на элементах серии К1533. Регистровую память разработать на основе микросхемы КР1533ИР32.
Введение
Важнейшим применением микросхем оперативной памяти является организация разнообразных информационных буферов, то есть буферной памяти для промежуточного хранения данных, передаваемых между двумя устройствами или системами. Суть информационного буфера состоит в следующем: передающее устройство записывает передаваемые данные в буфер, а принимающее устройство читает принимаемые данные из буфера (рис. 1).
Рис. 1 Включение буферной памяти
Такое промежуточное хранение позволяет лучше скоординировать работу устройств, участвующих в обмене данными, повысить их независимость друг от друга, согласовать скорости передачи и приёма данных.
Главное отличие буферной памяти от памяти для временного хранения информации состоит в том, что к информационному буферу всегда имеют доступ не одно внешнее устройство, а два (или даже более).
Информационные буферы могут обеспечивать периодический или непрерывный обмен между устройствами. Примером буфера с непрерывным режимом обмена может служить контроллер видеомонитора.
Информационные буферы с периодическим режимом обмена могут быть организованы по типу FIFO или по типу LIFO. В случае FIFO массив данных читается из памяти одним устройством в том же порядке, в каком он был записан в память другим устройством. В случае информационного буфера LIFO массив данных читается из памяти в порядке, противоположном тому, в котором он был записан в память.
Проектирование буфера FIFO
Схема электрическая структурная
| Рис. 3. Буфер FIFO. Схема электрическая структурная. |
Для того чтобы разработать принципиальную схему буфера FIFO с регистровой памятью 8сл.×8р. на основе микросхемы КР1533ИР32 (4сл.×4р.), необходимо:
‑ нарастить число разрядов;
‑ нарастить число слов.
Построение блока регистровой памяти.
Увеличение числа разрядов
Задача увеличения числа разрядов заключается в следующем: из данного регистрового файла 4сл.×4р построить регистровую память 4сл.×8р. На рис.4 показан принцип увеличения числа разрядов для рассматриваемой микросхемы КР1533ИР32.
| Рис. 4. Увеличение числа разрядов регистровой памяти с 4сл.×4р. до 4сл.×8р. |
На рис.5 показана эквивалентная схема регистровой памяти 4сл.×8р.
| Рис. 5. Эквивалентная схема регистрового файла 4сл.×8р. |
Увеличение числа слов
Задача увеличения числа слов заключается в следующем: из полученного регистрового файла 4сл.×8р построить регистровый файл 8сл.×8р. На рис.6 показан принцип увеличения числа слов для исследуемого случая.
| Рис. 6. Увеличение числа слов с 4 до 8. |
На рис.6 выходы регистров Q0 …Q7 соединяются монтажным ИЛИ.
На рис.7 показана эквивалентная схема регистрового файла 8сл.×8р.
| Рис. 7. Эквивалентная схема регистрового файла 8сл.×8р. |
DC – 2 шт.
Построение дешифратора
i 51sR8sAS935IDfeTGuJa7yEdRMNTjkZdgLq7pRPfNV3M//CyAJg6XIgAv9PGy2jqkMKJdA1NXZ5z 3J2QHkz9/i9AkfoWyfamPlyAQhJEEAb7zJC9jefQza2DvoRwx3SBdDEsay3XHWxXZBo9CZrrVybv ECe2DM+tJE17eRFusNVx/rZuerDd67YrGFm4vSjsOcT7zmLX68vZeKO6+yxatVfIj/4BAAD//wMA UEsDBBQABgAIAAAAIQBYGfz52QAAAAUBAAAPAAAAZHJzL2Rvd25yZXYueG1sTI/NTsMwEITvSLyD tUjcqA1UTZXGqRACBEfCz9mNt3FEvA6224S3Z+ECl5FWs5r5ptrOfhBHjKkPpOFyoUAgtcH21Gl4 fbm/WINI2ZA1QyDU8IUJtvXpSWVKGyZ6xmOTO8EhlEqjweU8llKm1qE3aRFGJPb2IXqT+YydtNFM HO4HeaXUSnrTEzc4M+Ktw/ajOXgNhOquGaJ8zO3b++g+193D03LS+vxsvtmAyDjnv2f4wWd0qJlp Fw5kkxg08JD8q+wti4Jn7DRcq2IFsq7kf/r6GwAA//8DAFBLAQItABQABgAIAAAAIQC2gziS/gAA AOEBAAATAAAAAAAAAAAAAAAAAAAAAABbQ29udGVudF9UeXBlc10ueG1sUEsBAi0AFAAGAAgAAAAh ADj9If/WAAAAlAEAAAsAAAAAAAAAAAAAAAAALwEAAF9yZWxzLy5yZWxzUEsBAi0AFAAGAAgAAAAh AGqcKgmOBgAAii4AAA4AAAAAAAAAAAAAAAAALgIAAGRycy9lMm9Eb2MueG1sUEsBAi0AFAAGAAgA AAAhAFgZ/PnZAAAABQEAAA8AAAAAAAAAAAAAAAAA6AgAAGRycy9kb3ducmV2LnhtbFBLBQYAAAAA BAAEAPMAAADuCQAAAAA= ">
| Рис. 8. Эквивалентная схема дешифратора 1‑2. |
При расширении по числу слов были выбраны два дешифратора с УГО (рис.8) и таблицей истинности (табл.1).
Функционирование дешифратора описывается системой переключательных функций:
Схема электрическая функциональная данного дешифратора представлена на рис.9.
| Рис. 9. Дешифратор. Схема электрическая функциональная |
Перечень используемых микросхем в DC:
КР1533ЛН1 ‑ 1шт.;
КР1533ЛИ1 – 1 шт.
Проектирование компаратора
Компаратор, или устройство сравнения, определяет отношения между двумя двоичными словами. Для проектируемого FIFO в компараторе основным отношением является «равно». Поэтому определим эту функцию и построим нужный компаратор, так как в серии 1533 нет специализированной микросхемы, реализующей функцию сравнения, например, как в серии 1561 микросхема КР1561ИП2.
Таблица функции «равно» для сравнения слов длиной 3 представлена ниже (табл.2). В таблице выпишем только те наборы переменных, где функция принимает значение 1.
| Таблица 2 |
| А1 | А2 | А3 | В1 | В2 | В3 | F |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |
Выписав СДНФ функции F и сгруппировав слагаемые, получим:
.
На рис.10 представлена схема компаратора, на рис.11 его эквивалентная схема.
| Рис. 10. Компаратор. Схема электрическая функциональная |
| Рис. 11.Эквивалентная схема компаратора |
Перечень используемых микросхем:
КР1533ЛП5 ‑ 1шт.;
КР1533ЛН1 ‑ 1шт.;
КР1533ЛИ3 – 1 шт.
Регистры
Счётчики
Триггеры
Логические элементы И
Логический элементы НЕ
Перечень элементов
| Обозначение | Наименование | Количество |
| D1 | ЛЕ5 – 4 эл.2ИЛИ-НЕ | |
| D3,D5 | ИЕ11-СЧЕТЧИК | |
| D2,D4,D9-D71(НЕЧЕТНЫЕ),D73.2 D80,D81,D82 | Элемент НЕ | |
| D6,D7 | ИМ1-СУММАТОР | |
| D8-D70 (ЧЕТНЫЕ) | ИР6-РЕГИСТР | |
| D72,D74 | ЛН1-6ИНВЕРТОРОВ | 2 по 4 эл. |
| D73,D75,D76,D77,D78 | ИД1-ДЕШИФРАТОР | |
| D73.1 | ЛА7-4 ЭЛЕМЕНТА 2И-НЕ | |
| D79 | ЛА8 – 2 ЭЛ. 4И-НЕ | |
| D83 | ЛЕ6 – 2ЭЛ.4ИЛИ-НЕ | |
Можно заменить отдельные элементы НЕ микросхемой ЛН1- тогда этих схем нужно будет 8(DN1-DN8).
Токи и потенциалы
В спроектированном устройстве регистровой памяти используется серия К1533. Напряжение питания данной серии Uпит.=+5В±10%. Входные и выходные логические уровни сигналов совместимы внутри одной серии, в данном случае 1533.
Нагрузка
Все элементы данного устройства принадлежат одной серии 1533, это значит, что емкостные параметры входов и выходов согласованны.
Потребляемая мощность
Расчёт потребляемой мощности производится в следующем порядке. Сначала в справочных данных находятся значения потребляемых токов Iпотр. для каждой микросхемы. Далее рассчитывается потребляемая мощность одной микросхемы данного типа. Затем полученное значение помножается на число таких микросхем в устройстве. Полученные значения складываются между собой, образуя суммарную потребляемую мощность.
Pпотр. = Iпотр.Uпит.
Таблица результатов расчёта
| Тип | Потребляемый ток, мкА | Количество | Мощность |
| ЛН1 | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
Итого общая мощность схемы получилась = 747,66 мкВт.
Литература
1. Бойко В.М. Схемотехника электронных систем. Цифровые устройства [Текст] / В.М. Бойко, А.Н. Гуржий, В.Я. Жуйков, А.А. Зори, В.М. Спивак, В.В. Багрий ‑ СПб.: БХВ-Петербург, 2004.-512 с.
2. Браммер, Ю.А. Цифровые устройства: Учеб. пособие для вузов [Текст] / Ю. А. Браммер, И.Н. Пащук М.: Высш. шк., 2004. ‑229 с.
3. Китаев, Ю.В. Основы цифровой техники. Учебное пособие: [Текст] / Ю.В. Китаев. ‑ СПб: СПбГУ ИТМО, 2007, 87 с.
4. Мурашко, И.А. ЭВМ и периферийные устройства: Курс лекций по одноименной дисциплине для студентов специальности «Информационные системы и технологии» [Текст] /И.А. Мурашко. – Гомель: ГГТУ имени П.О.Сухого, 2011. – 101 с.
5. Нефёдов А.В. Интегральные микросхемы и их зарубежные аналоги: Справочник Т. 10. [Текст] / А.В. Нефёдов – М.: ИП РадиоСофт, 2001. – 544 с.
6. Петровский И.И. Логические ИС КР1533, КР1554. Справочник. [Текст] / И.И. Петровский, А.В. Прибыльский, А.А. Троян, В.С. Чувелев ‑ М: “БИНОМ”, 1998.
7. Угрюмов, Е.П. Цифровая схемотехника [Текст] / Е.П. Угрюмов. ‑ СПб.: БХВ-Петербург, 2004.-528с
МГТУ МИРЭА
==============================================================
Факультет: филиал МГТУ МИРЭА в г. Фрязино
Кафедра общенаучных дисциплин
КУРСОВОЙ ПРОЕКТ
по дисциплине
« Схемотехника ЭВМ »
Тема курсовой работы «Проектирование FIFO»
Студент группы ИФБ-1-10
Руководитель курсовой работы
доцент кафедры ОНД, к.п.н. Исмагилова Е.И.
Рецензент
старший преподаватель кафедры ОНД Николаева Е.Л.
| Работа представлена к защите | «___»__________201__г. | ____________________ |
| «Допущен к защите» | «___»__________201__г. | _____________________ |
Фрязино 2012г.
| | Содержание | стр |
| | Постановка задачи …………………………….………..………………. | |
| | Введение………………………………………….……………….……... | |
| | Общий принцип работы однонаправленного буфера типа FIFO.……. | |
| | Проектирование буфера FIFO ……..…………………………….....…... | |
| | 4.1 | Схема электрическая структурная...……...………..…………… | |
| | 4.2 | Построение блока регистровой памяти………………………… | |
| | 4.2.1 | Увеличение числа разрядов……………...……….………..…… | |
| | 4.2.2 | Увеличение числа слов …………………………………...……. | |
| | 4.2.3 | Функциональная схема блока регистровой памяти…..……….. | |
| | 4.3 | Построение дешифратора ……………………………………… | |
| | 4.4 | Построение компаратора……………………………………..…. | |
| | Параметры используемых микросхем………….……………………… | |
| | 5.1 | Регистр ……….…………………………………………………… | |
| | 5.2 | Счётчик …….……………………………………………………... | |
| | 5.3 | Триггер ……………………………………………………………. | |
| | 5.4 | Логические элементы И………………..………………………… | |
| | 5.6 | Логический элемент НЕ ……..…………………………………… | |
| | 5.7 | Логический элемент исключающее ИЛИ ……...………………... | |
| | Принципиальная схема устройства | |
| | 6.1 | Перечень элементов | |
| | Расчёт параметров устройства | |
| | 7.1 | Токи и потенциалы | |
| | 7.2 | Нагрузка. | |
| | 7.3 | Потребляемая мощность | |
| | Литература………………………..…..……………………………… | |
| | | | | |
Постановка задачи
Разработать принципиальную схему буфера FIFO 8сл.×8р. на элементах серии К1533. Регистровую память разработать на основе микросхемы КР1533ИР32.
Введение
Важнейшим применением микросхем оперативной памяти является организация разнообразных информационных буферов, то есть буферной памяти для промежуточного хранения данных, передаваемых между двумя устройствами или системами. Суть информационного буфера состоит в следующем: передающее устройство записывает передаваемые данные в буфер, а принимающее устройство читает принимаемые данные из буфера (рис. 1).
Рис. 1 Включение буферной памяти
Такое промежуточное хранение позволяет лучше скоординировать работу устройств, участвующих в обмене данными, повысить их независимость друг от друга, согласовать скорости передачи и приёма данных.
Главное отличие буферной памяти от памяти для временного хранения информации состоит в том, что к информационному буферу всегда имеют доступ не одно внешнее устройство, а два (или даже более).
Информационные буферы могут обеспечивать периодический или непрерывный обмен между устройствами. Примером буфера с непрерывным режимом обмена может служить контроллер видеомонитора.
Информационные буферы с периодическим режимом обмена могут быть организованы по типу FIFO или по типу LIFO. В случае FIFO массив данных читается из памяти одним устройством в том же порядке, в каком он был записан в память другим устройством. В случае информационного буфера LIFO массив данных читается из памяти в порядке, противоположном тому, в котором он был записан в память.
Общий принцип работы однонаправленного буфера типа FIFO
Для организации обычной очерёдности служит буфер типа очередь, или буфер FIFO (first in — first out — первым вошёл, первым вышел, читается «фифо»). Необходимость в таком буфере возникает, когда источник данных поставляет приёмнику слова, распределённые во времени нерегулярно, причём интервалы времени между некоторыми словами могут быть меньше, чем время, необходимое приёмнику для обработки одного слова. Если потери информации недопустимы, то между источником и приёмником включается буфер FIFO, в котором хранится очередь слов, ожидающих обработки.
Схема буфера типа «очередь», построенного на основе регистровой памяти, показана на рис. 2,а. На рис. 2,б набор регистров памяти, т. е. адреса памяти показаны в виде кольца. Часть регистров занята очередью, остальные ‑ свободный резерв на случай её увеличения. Адрес записи при постановке в очередь задаётся счётчиком хвоста очереди СТХВ. Сигнал «Поставить в очередь», поступая на вход WE разрешения записи, записывает поступившие по входной шине DI данные в тот регистр памяти, номер которого хранится в СТХВ. По срезу сигнала «Поставить в очередь» выходной код счётчика хвоста увеличивается на 1, подготавливая адрес записи для очередного сигнала «Поставить в очередь».
При поступлении сигнала «Извлечь из очереди» на выходной шине DO появляется слово, хранящееся в том регистре памяти, номер которого задан кодом счётчика головы очереди СТГОЛ. По срезу сигнала выходной код счётчика увеличится на 1, подготовив для выдачи следующее слово, ставшее теперь первым в очереди. Переполнение счётчика хвоста очереди осложнений не вызовет, поскольку после максимально возможного кода счётчика ВСЕ ЕДИНИЦЫ в нем автоматически появится код ВСЕ НУЛИ. Очередь в своём кольце просто переползёт хвостом через нулевую отметку счётчика. Так же со временем переползёт и голова. В процессе нормальной работы очередь двигается в кольце значений адресов по часовой стрелке, хвостом вперёд, удлиняясь или укорачиваясь в соответствии с флюктуациями активности передатчика. Перед началом работы оба счётчика сбрасываются в нуль.
а — функциональная схема; б — диаграмма использования адресов
Рис. 2. Буфер типа «очередь» (буфер FIFO):
Схема буфера FIFO должна сигнализировать о двух особых ситуациях. Первая — буфер полон, тогда в него нельзя больше записывать, и нужно приостановить передатчик. Вторая — буфер пуст, тогда из него нельзя брать данные, и нужно приостановить приёмник.
Обе ситуации имеют общий признак: равенство показаний обоих счётчиков после исчезновения входного сигнала. Этот признак выявляет компаратор. Если счётчики стали равны после очередного извлечения из очереди, то это значит, что очередь иссякла, буфер пуст. Если они стали равны после очередной постановки в очередь, то буфер полон. Характер последнего обращения к буферу запоминается в RS-триггере. Сигналы, информирующие устройство управления об особых состояниях буфера, получаются как конъюнкции того или иного состояния триггера и признака равенства показаний счётчиков головы и хвоста.
Проектирование буфера FIFO
