ЦАП на основе резистивной матрицы R-2R

Значительное распространение получили ЦАП, построенные с последовательно-параллельной цепочкой резисторов R-2R (рис. 7.8), которая исключает эти сложности, благодаря наличию дополнительного резистора в каждом разряде. Так как эта матрица резисторов является линейной цепью, ее работу можно проанализировать методом суперпозиции, т.е. вклад в выходное напряжение от каждого разряда рассчитать независимо друг от друга. Вклады от каждого разряда суммируются для по­лучения на выходе ЦАП результата в виде напряжения.

Рисунок 7.8. ЦАП на основе резистивной матрицы

Рассмотрим работу ЦАП, если ключ Кл_n-1 старшего разряда подключен к источнику опорного напряжения U_oп ,a все остальные ключи замкнуты на общую шину. Эквивалентное сопротивление цепи справа от узла M_n-1 также равно 2R.

Для рассматриваемого случая эквивалентная схема матрицы представлена на рис. 7.9.

Ток, вызванный источником опорного напряжения U_oп в узле M_n-1 делится пополам (рис. 7.9а), обеспечивая на выходе ОУ напряжение:

U_вых(n-1)=

Замечательным свойством цепочки R-2R является то, что в любом из узлов цепочки выходное сопротивление равно R. Например, в узле M₀ выходное сопротивление определяется параллельным сопротивлением двух резисторов с номиналами 2R, т.е. равно R. В узле M_n-1 выходное сопротивление также будет равно значению R, т.к.

(2R||2R) + R] ||2R = R

Учитывая это соотношение можно записать:

U_вых(n-1)= R =

Рассмотрим работу ЦАП, если ключ Кл подключен к источнику опорного напряжения U_oп, а все остальные ключи замкнуты на общую шину (рис. 210,б).

Так как ток I/2 в узле M_n-2 для этого случая снова делится пополам, получаем выходное напряжение ЦАП, обусловленное разрядом (n-2):

U_вых(n-2)= = R =

Так как с остальными разрядами происходят аналогичные преобразования, то можно записать окончательное значение выходного напряжения:

U_вых= ΣA_i2ⁱ

Так как ток I/2 в узле M_n-2 для этого случая снова делится пополам, получаем выходное напряжение ЦАП, обусловленное разрядом (n-2):

U_вых(n-2)= = R = .

Рисунок 7.9. Эквивалентная схема матрицы R-2R

Поскольку с остальными разрядами происходят аналогичные преобразования, то можно записать окончательное значение выходного напряжения:

U_вых= ΣA_i2ⁱ

Таким образом, выходное напряжемте ЦАП пропорционально сумме напряжений со своими весами, обусловленных теми ключами, которые подключены к источнику U_oп.

В рассмотренной схеме ЦАП используется токовый режим работы суммирующего элемента, т.е. ОУ выполняет суммирова­ние токов. Соответственно формирование разрядных токов осу­ществляется с помощью ключей, коммутирующих токи (токовых ключей).

Существует ЦАП, использующий режим работы суммирующего элемента, близкий к холостому ходу (ОУ суммирует напряжения) (рис. 7.10). По сравнению с рис. 7.8 здесь используется об­ратное включение входа и выхода матрицы R-2R. Преимуществом той схемы является возможность работы ЦАП без выходного ОУ. При неизменном сопротивлении нагрузки последнее сказы­вается только на

Рисунок 7.10. ЦАП, использующий режим работы суммирующего элемента

масштабе U_вых и не создаёт погрешностей в выходном напряжении. Однако ввиду существенной разницы потенциалов между контактами ключей, коммутирующих напряжение, а также ввиду относительно большой ёмкости между элементами в схемах с такими ключами возникают длительные переходные процессы, уменьшающее быстродействие ЦАП. Поэтому в ЦАП используют токовые ключи, потенциалы между контактами которых близки к нулю и, следовательно, переходные процессы протекают быстрее. По таким схемам (рис. 7.10) реализованы серийно выпускаемые ИМС 10- и 12-разрядных ЦАП К572ПА1, К572ПА2 с временем преобразования соответственно 5 и 15 мкс.

Ключи преобразователя с суммированием напряжений на резисторной матрице могут быть выполнены по схеме, представленной на рис. 7.11а. Транзисторы VT1 и VT2 управляются напряжениями с выходов триггера.

Рисунок 7.11. Преобразователь с суммированием напряжений

Выход схемы подключается к резисторной матрице.

Пусть триггер находится в состоянии 1. На его инвер­сном выходе низкий потенциал и транзистор VT2, на базу которого поступает этот потенциал, закрыт. На прямом выходе триггера напряжение высокого уровня. Оно по­ступает на вход транзистора VT1 и удерживает его в от­крытом состоянии. Через открытый транзистор VT1 в резисторную матрицу подается напряжение, близкое к Е. Если триггер находится в состоянии 0, закрыт транзистор VT1, а через открытый транзистор VT2 в резисторную матрицу поступает напряжение низкого уровня. Таким образом, реализованное по данной схеме устройство вы­полняет роль двух ключей в разряде преобразователя.

В преобразователе с суммированием токов не обяза­тельно стремиться к малому сопротивлению открытого ключа. В этом преобразователе, может быть использован диодный переключатель, схема которого представлена на рис. 7.11б. Если триггер находится в состоянии 0, высо­кое напряжение, поступающее с инверсного выхода триг­гера, удерживает диод VD2 в открытом состоянии. Ток ис­точника замыкается через диод VD2 и триггер. Если триг­гер находится в состоянии 1, диод VD2 закрыт и ток I за­мыкается через диод VD1 и резисторную матрицу.

ЦАП с резистивными матрицами R-2R, в отличие от ЦАП с двоично-взвешенными резисторами, не требуют широкого диапа­зона номиналов и поэтому легко реализуются полупроводниковой интегральной технологией. Матрицы R-2R занимают меньшую площадь на поверхности кристалла и позволяют снизить до минимума паразитные емкости и индуктивности резисторов и соединительных проводников. Однако такие преобразователи также имеют недостатки. Наиболее существенный – сильное влияние на точность преобразования нестабильности сопротив­лений ключей в замкнутом состоянии, что снижает временную и температурную стабильность их характеристик.

7.5 Аналого-цифровые преобразователи (АЦП) последовательного преобразования. АЦП поразрядного уравновешивания. АЦП двойного интегрирования

7.5.1 АЦП последовательного преобразования

Типичная схема последовательного АЦП последовательного преобразования представлена на рисунке 7.12.

Рисунок 7.12. АЦП последовательного преобразования

Импульс начала цикла преобразования (импульс запуска) подключает счетчик СT2 к выходу генератора импульсов ГИ. Так как разряды счетчика соединены с разрядами ЦАП, то напряже­ние на выходе последнего U_цап увеличивается по ступенчатому пилообразному закону (рис. 7.13), причем значение ступени соответствует ЕМР АЦП. Процесс преобразования заканчивает­ся, когда напряжение U_цап сравняется с входным напряжением U_вх. При этом компаратор К прекращает поступление счетных импульсов на счетчик и осуществляет считывание с него вы­ходного кода N, представляющего цифровой эквивалент входно­го напряжения в момент окончания преобразования.

Статическая погрешность преобразования определяется в основном суммарной статической погрешностью используемых ЦАП и компаратора.

Быстродействие рассматриваемого АЦП, характеризуемое временем преобразования, определяется чис­лом разрядов n и частотой счетных импульсов f_сч. Время пре­образования АЦП данного типа является переменным и определяется уровнем входного напряжения. Максимальное время преобразования, соответствующее максимальному входному напряжению:

t_{пр max} = (2n-1)Δt_сч,

где Δt_сч = l/f_сч - период следования счетных импульсов.

Рисунок 7.13. Выходное напряжение АЦП

Так как число разрядов АЦП задается, время преобразования определяется частотой (периодом) счетных импульсов. Минимальный период импульсов t_счmin необходимо выбирать из условия установления за это время всех переходных процессов с заданной погрешностью. Для схемы рис. 7.12:

t_{cч min} = t_cч +t_цап + t_тг + t_к+t_л , где

t_cч - максимальное время установления (для самого неблагоприятного случая) переходного процесса в счетчике;

t_цап -время установления ЦАП;

t_тг - время включения управляющего триггера;

t_к,t_л - времена включения компаратора и логической схемы.

При работе без УВХ динамическая погрешность определяется временем преобразования АЦП, которое в данном случае играет роль апертурного времени. Учитывая невысокое быстродействие, АЦП данного типа без УВХ пригодны для работы только с медленно меняющимися сигналами, которые за цикл преобразования изменяются не более чем на значение шага квантования.

АЦП двойного интегрирования

АЦП интегрирующего типа используют в процессе преобразования операцию интегрирования входного сигнала за фиксированный интервал времени, позволяет повысить помехоустойчивость.

Одним из наиболее распространенных вариантов такого преобразователя является АЦП двухтактного интегрирования (рис. 7.14). Полный цикл его работы состоит из двух так­тов. В первом импульс запуска, воздействуя на триггер Тг₁, открывает ключ Кл₁, после чего преобразуемый сигнал U_вх по­дается на вход интегратора. На один вход компаратора по­дается выходное напряжение интегратора U_инт, на другой - нулевое напряжение. Так как в начальный момент времени t₁ (рис. 7.15) напряжение интегратора равно нулю, компаратор срабатывает и перебрасывает триггер Тг₃ в состояние 1, в результате чего открывается элемент “И” и импульсы генератора ГИ начинают поступать на счетчик Сч.

Рисунок 7.14. АЦП двухтактного интегрирования

Интегрирование напря­жения U_вх производится за фиксированный интервал времени

Т = t2-t_l = М Δt_cч = 2ⁿ Δt_cч,

где М = 2ⁿ - коэффициент пересчета счетчика.

Выходное напряжение интегратора на интервале времени (t_l, t₂) изменяется по закону

U_инт - 1/RC U_вx(t) dt.

Рисунок 7.15. Такты работы АЦП

Конец интервала Т фиксируется счетчиком, который в мо­мент времени t2 выдает импульс переполнения, поступающий на триггеры Тг₁ и Тг₂. При этом ключ Кл₁ закрывается, ключ Кл₂ открывается и начинается второй такт работы преобразовате­ля. На вход интегратора теперь поступает опорное напряжение U_оп, имеющее обратную полярность по отношению к U_вх. Начи­ная с момента времени t₂ счетчик вновь заполняется импуль­сами с генератора импульсов ГИ , а напряжение на входе ин­тегратора уменьшается по закону

U_инт = U_инт(t₂) - 1/RC U_оп dt,

причем в момент времени t₃ U_инт становится равным нулю. Компаратор возвращается в исходное положение и по инверсно­му выходу перебрасывает триггеры Тг₂ и Тг_З в нулевое со­стояние. При этом напряжение U_oп отключается от входа интегратора, а сигнал с выхода Тг_З запрещает подачу импуль­сов ГИ на счетчик. В результате в счетчике фиксируется чис­ловой код

N = T_x/Δt_cч, где Т_х = t₃ - t₂.

В результате получаем

U_вх Т = U_оп Т_х,

где U_вх - среднее значение входного сигнала U_вx(t) на ин­тервале времени (t_l, t₂) . Конечная формула:

N = T_x/Δt_сч = U_вх T/U_оп Δt_cч = 2 U_вх/U_oп,

т.е. выходной код АЦП пропорционален входному напряжению (его среднему значению).

Интегрирование входного сигнала в рассмотренном АЦП приводит к его усреднению и сглаживанию (ослаблению) всех быстрых по сравнению с временем интегрирования Т помех, наводок и шумов.

Высокая помехоустойчивость АЦП интегрирующего типа обусловлена тем, что интеграл от синусоидального сигнала за время, равное или кратное его периоду, равен нулю:

Um sin(ω t + φ)dt = 0, если t₂ - t_l = кT_о, где к = 1, 2, 3, . ..; Т_о = 2π/ω

Использование двухтактного интегрирования позволяет компенсировать ряд составляющих статической погрешности, вызванных нестабильностью порога срабатывания компаратора и постоянной времени интегратора.

Быстродействие данного АЦП невелико, при заданном числе разрядов оно определяется частотой счетных импульсов f_cч = 1/t_cч. Выбор последней ограничивается в основном временем включения компаратора.