Основные параметры интегральных микросхем

К числу основных параметров относятся:

· Статическая помехоустойчивость;

· Потребляемая мощность;

· Средняя задержка сигнала;

· Коэффициент объединения по входу;

· Коэффициент объединения по выходу.

Их можно разделить на 2 группы:

1. К первой группе относятся коэффициент объединения по входу и коэффициент объединения по выходу.

Эти параметры характеризуют логические возможности систем и определяют их допустимые сочетания в сложных устройствах.

2. Ко второй группе параметров относятся статическая помехоустойчивость, средняя задержка сигнала и средняя потребляемая мощность.

Эти параметры могут принимать абсолютные значения.

· Коэффициент объединения по входу.

Этот коэффициент обозначается буквой m и определяет максимальное число входов логической схемы. Чем больше m, тем шире логические возможности схемы и тем меньшее число схем требуется для создания сложного устройства. Для разных типов логических схем коэффициент объединения может составлять от 2до 10. Увеличение коэффициента объединения ограничено ухудшением других основных параметров схемы.

· Коэффициент объединения по выходу.

Обозначается буквой n и характеризует максимальное число схем, аналогичных рассматриваемой, которые могут одновременно подключаться к ее выходу. Чем больше n, тем больше логические возможности схемы и тем меньше число схем, необходимых для построения сложных устройств. n обычно меняется от 4 до 25. Увеличение n ограничено тем, что с ростом числа нагрузок ухудшается другие основные параметры схемы, главным образом, статическая помехоустойчивость и средняя задержка сигнала.

· Статическая помехоустойчивость.

Она характеризует максимально допустимую величину напряжения статической помехи, при которой сохраняется работоспособность схемы. Существует помехоустойчивость закрытых схем (высокий уровень выходного напряжения) и открытых схем (низкий уровень выходного напряжения). Под статическими помехамипонимают такие помехи, величина которой остается постоянной в течение времени, значительно превышающего длительность переходных процессов схемы. В качестве основного параметра, характеризующего статическую помехоустойчивость, обычно принимают максимально допустимую амплитуду отпирающих и запирающих помех, которые не приводят к сбою их работы. Иногда используют не абсолютные значения помех, а их отношения к логическому перепаду:

Коэффициент помехоустойчивости:

· Потребляемая мощность.

Этой формулой определяется мощность, потребляемая схемой от источника питания.

E_j – напряжение j-ого источника питания.

I_j – ток в соответствующем выводе схемы.

Мгновенная мощность потребляемой схемы непостоянна. Она зависит от того, в каком состоянии находится схема, и изменяется при переключении схемы. Обычно используют не мгновенную, а среднюю мощность, которая получается при усреднении мгновенной мощности за небольшой промежуток времени.

ТТЛ характеризуется малой потребляемой мощностью в статическом режиме и большой потребляемой мощностью при переключении. В них в процессе переключения значительно возрастают токи в цепи питания, поэтому средняя потребляемая мощность зависит от частоты переключения. В справочниках дают среднюю потребляемую мощность при максимальной частоте следования входных импульсов со скважностью, равной 2.

· Средняя задержка прохождения сигнала.

3.Методика синтеза многовходовых комбинационных схем.

Синтез логического устройства выполняют на основе заданной каким-либо из известных способов логической функции (функции алгебры логики), описывающей логику функционирования устройства.

Наиболее наглядным способом представления логической функции является использование таблицы истинности. Поэтому воспользуемся этим способом при изложении методики синтеза комбинационной схемы.

В общем случае процедура синтеза комбинационной схемы состоит из следующих этапов:

а) уточнение алгоритма работы логического устройства;

б) составление таблицы истинности для логической функции, реализуемой логическим устройством;

в) составление СДНФ (СКНФ) логической функции;

г) минимизация СДНФ (СКНФ) логической функции;

д) разработка функциональной схемы логического устройства;

е) проверка правильности функционирования разработанного логического устройства.

Рассмотрим каждый из этапов более подробно.

В процессе уточнения алгоритма работы логического устройства необходимо установить, какие значения принимает каждая из k логических функций на всех наборах входных переменных x_i. На практике при синтезе логического устройства может оказаться, что по условиям работы устройства появление некоторых сочетаний входных переменных (наборов переменных) невозможно, поэтому значения логической функции на этих наборах не задаются, то есть функция определена не на всех 2^п наборах логических переменных, где п – число логических переменных (число входов синтезируемого логического устройства). Как отмечено ранее, наборы логических переменных, на которых функция не определена, принято называть запрещенными.

После уточнения алгоритма работы логического устройства составляется таблица истинности для логической функции (логических функций, если устройство имеет k выходов), реализуемой логическим устройством.

Предположим, что алгоритм функционирования логического устройства уже уточнен и представлен в виде таблицы истинности логической функции, показанной на рисунке 5.5. Как видно из рисунка, в таблице истинности в строках с запрещенными наборами логических переменных вместо значений функции 0 или 1 записан знак «*». В дальнейшем при минимизации логической функции методом Карно-Вейча в диаграмме Вейча этот знак может быть заменен значением «0» или «1». В частности, если для синтеза логического устройства предполагается использовать ДНФ функции, то записывают «1», а если КНФ – то «0».

Следующим этапом после заполнения таблицы истинности является составление логического выражения в виде СДНФ или СКНФ логической функции. В сущности, не имеет особого значения, какую нормальную форму логической функции использовать. От этого будет зависеть только то, на какой элементной базе будет реализовано логическое устройство.

Составим СДНФ логической функции у, заданной таблицей истинности (рисунок 5.5):

. (5.7)

СКНФ логической функции у будет иметь вид:

. (5.8)

Логические выражения (5.7) и (5.8) могут быть использованы для синтеза функциональной схемы логического устройства. Оба выражения полностью определяют логическую функцию у(х₁, х₂, х₃), поэтому и синтезированные на их основе логические устройства будут функционировать в соответствии с алгоритмом, описанным таблицей истинности логической функции (рисунок 5.5). Основное отличие в двух полученных функциональных схемах будет состоять в элементной базе, на которой реализованы устройства. В качестве примера на рисунке 5.21 приведена схема логического устройства, синтезированная на основе выражения (5.7), а на рисунке 5.22 – синтезированная на основе выражения (5.8).

Из рисунков видно, что полученные схемы отличаются не только элементной базой, но и сложностью построения (количеством элементов).

Рисунок 5.21 – Комбинационная схема, синтезированная на основе СДНФ

логической функции

Рисунок 5.22 – Комбинационная схема, синтезированная на основе СКНФ

логической функции

При практической реализации схемы на интегральных микросхемах, например, транзисторно-транзисторной логики (ТТЛ), ее конфигурация может измениться. Это связано с тем, что многовходовые логические элементы приходится заменять несколькими элементами с меньшим числом входов (на основе сочетательных законов алгебры логики для дизъюнкции или конъюнкции нескольких переменных). В частности, интегральные микросхемы ТТЛ серий 155, 555 и др. содержат только двухвходовые логические элементы И (например ИМС К155ЛИ1) и ИЛИ (ИМС К155ЛЕ1). Следовательно, каждый трехвходовый логический элемент в рассматриваемых схемах должен быть заменен двумя двухвходовыми элементами.

После того, как получена схема логического устройства, необходимо убедиться (подстановкой значений логических переменных), что на всех разрешенных наборах логических переменных значение логической функции на выходе устройства равно соответствующему значению логической функции, заданному в таблице истинности.

Ранее было показано, что логическое устройство, синтезированное на основе СДНФ или СКНФ по количеству логических элементов и числу входов этих элементов, как правило, бывает не оптимальным. С целью оптимизации схемы логического устройства необходимо выполнить минимизацию логической функции.

Воспользуемся методом Карно-Вейча и получим минимальную форму логической функции для рассматриваемого примера. Поскольку диаграмма Вейча (карта Карно) является упрощенной формой записи таблицы истинности, то к минимизации можно перейти непосредственно после заполнения таблицы истинности, минуя этап составления СДНФ (СКНФ) логической функции.

В подразделе 5.4 уже выполнена минимизация рассматриваемой функции, поэтому используем ранее полученные выражения в виде ДНФ (5.3) и КНФ (5.4) логической функции и синтезируем функциональные схемы логического устройства. Схема устройства, реализованного на основе выражения (5.3), представлена на рисунке 5.23, а устройства, реализованного на основе выражения (5.4) – на рисунке 5.24.

Рисунок 5.23 – Комбинационная схема, синтезированная на основе

ДНФ минимизированной логической функции

Рисунок 5.24 – Комбинационная схема, синтезированная на основе

КНФ минимизированной логической функции

Из сравнения рисунков 5.21 и 5.23, а также рисунков 5.22 и 5.24 видно, что после минимизации логической функции структура логического устройства существенно упрощается. Функциональные схемы логического устройства содержат меньшее число логических элементов с меньшим числом входов у этих элементов. Для завершения решения задачи синтеза следует, как отмечено ранее, убедиться, что на всех наборах логических переменных, на которых определена логическая функция, значение логической функции на выходе устройства равно соответствующему значению логической функции, заданному в таблице истинности.

На консультации он привёл пример:

F=-(x1&x2)^(только вниз)x3

Составляется таблица истинности, выбирается базис и строится схема.

4.Назначение и классификация двоичных счетчиков. Счетчики с групповой структурой.

Классификация счетчиков

Цифровые счетчики классифицируются следующим образом:

– по коэффициенту (модулю счета):

· двоичные (бинарные);

· двоично-десятичные (декадные);

· с другим основанием счета;

· с произвольным постоянным модулем;

· с переменным модулем;

– по направлению счета:

· суммирующие;

· вычитающие;

· реверсивные;

– по способу организации внутренних связей:

· с последовательным переносом;

· с комбинированным переносом;

· с параллельным переносом;

· кольцевые.

Классификационные признаки независимы и могут встречаться в разных сочетаниях: суммирующие счетчики бывают как с последовательным, так и с параллельным переносом, и могут иметь двоичный, десятичный или иной коэффициент счета.

Для двоичного счетчика, зная номера триггеров и состояния выходов Q, можно определить записанное в счетчик двоичное число М=Q_m´2^(m-1)+Q_m–1´2^(m-2)+...+Q₁´2⁰, где m – номер триггера; 2⁰ – вес первого (младшего разряда); 2¹ – второго, ... ; 2^{(m -1)} – вес m-го разряда.

Введением дополнительных логических связей – обратных и прямых – двоичные счетчики могут быть обращены в недвоичные. Наибольшее распространение получили десятичные (декадные) счетчики, работающие с привычным К_сч=10. Десятичный счет осуществляется в двоично-десятичном коде (двоичный – по коду счета, десятичный – по числу состояний).

Десятичные счетчики организуются из четырех разрядных двоичных счетчиков. Избыточные шесть состояний исключаются введением дополнительных связей.