Задача № 2. Устройство параллельного ввода слов в регистры

Исходные данные:

Таблица 3.

Вариант
Число слов
Число разрядов
Частота ввода слов, кГц

Решение

Выбор микросхем для построения устройства

Выберем стандартную ИМС восьмиразрядного регистра параллельной загрузки К555ИР22, таких микросхем потребуется всего 6 т.к. число слов равно 6. Для управляющей части устройства применяем ИМС счетчика К155ИЕ4 и ИМС дешифратора К555ИД7.

Описание применяемых микросхем

Микросхема К555ИР22 (рис. 2.1) – восьмиразрядный регистр хранения информации – защёлка отображения даны, выходные буферные усилители которого имеют третье Z-состояние. Схема регистра состоит из двух частей. Первая часть – это восемь D-триггеров со входом разрешения параллельной записи РЕ. Пока напряжение на выходе РЕ высокого уровня, данные от параллельных входов D-триггеров D0–D7 отображаются на выходах Q0–Q7. Подачей на вход РЕ напряжения низкого уровня разрешается запись в триггеры нового восьмибитного байта.

Рис. 2.1. Регистр К555ИР22 (а) и его цоколевка (б)

Микросхема К155ИЕ4 (рис. 2.2) - четырехразрядный двоичный счетчик-делитель на 2, на 6 и на 12. Счетчик состоит из двух независимых делителей. Если тактовая последовательность с частотой f подана на вход С0 (вывод 14), на выходе Q0 (вывод 12) получим меандр с частотой f/2. Последовательность с частотой f на тактовом входе С1 (вывод 1) запускает делитель на 6, и меандр с частотой f/6 появляется на выходе Q3 (вывод 8). На выводы R1 и R2 подаются команды сброса.

Чтобы построить счетчик с модулем деления 12, требуется соединить делители на 2 и на 6, замкнув выводы 12 и 1. На вход С0 подается входная частота f, на выходе Q3 получается последовательность симметричных прямоугольных импульсов с частотой f/12. Тактовые запускающие перепады для счетчика К155ИЕ4 – отрицательные, от высокого уровня к низкому.

Рис. 2.2. Счетчик ИЕ4 (а) и его цоколевка (б)

Микросхема К555ИД7 — высокоскоростной дешифратор-демультиплексор, преобразующий трехразрядный код А0–А2 в напряжение низкого логического уровня, появляющееся на одном из восьми выходов 0–7. Дешифратор имеет трехвходовый логический элемент разрешения. Структура и цоколевка дешифратора К155ИД7 приведены на рис. 2.3.

Рис. 2.3. Дешифратор К555ИД7

Для реализации требуемого устройства потребуется 6 ИМС К555ИР22. Соответствующие информационные входы микросхем соединены параллельно. На входы всех регистров подан низкий уровень, возможность перевода выходов регистров в высокоимпедансное состояние в данном устройстве не используется. Тактовые импульсы (с частотой следования 900 кГц) подаются на вход микросхемы DD1 и после этого двоичный код дешифрируется ИМС DD2. Далее эти сигналы подаются на соответствующие входы разрешения записи регистров DD3 – DD8. Сигнал разрешения отрицательной полярности используется для сброса счетчика DD1 и разрешения дешифрации (когда этот сигнал имеет высокий уровень, все входы счетчика имеют низкий уровень, а все выходы дешифратора – высокий; если же сигнал разрешения имеет низкий уровень, то счет и дешифрация разрешены).

Принципиальная электрическая схема устройства параллельного ввода слов в регистры приведена на рис. 2.5. Принцип действия устройства поясняют временные диаграммы (рис. 2.6). Для устойчивой работы устройства записи слов в регистры должна осуществляться после отрицательного перепада тактового импульса с задержкой, соответствующей половине периода повторения тактовых импульсов, причем записываемый байт должен сохраняться на входах устройства не меньше чем половина периода следования тактовых импульсов (т.е. до окончания сигнала, разрешающего запись в соответствующий регистр).

Время ввода всех слов в регистры равно:

Рис. 2.5. Принципиальная электрическая схема устройства параллельного ввода слов в регистры

Печень элементов ИМС составляющих схему

Таблица 4.

Позиция обозначения	Наименование	Количество	Примечание
DD1	ИМС К155ИЕ4
DD2	ИМС К555ИД7
DD3–DD8	ИМС К555ИР22

U, В

DD8

Рис. 2.6. Временные диаграммы устройства

параллельного ввода слов в регистры