Логические элементы МОП

Первые схемные реализации логических элементов с использованием МОП-транзисторов стали популярными в 1970-х и опирались либо на использование p-канальных МОП-транзисторов (PMOS), либо на использование n-канальных МОП-транзисторов (NMOS), но не оба этих типа одновременно. С начала 1980-ых NMOS и PMOS-транзисторы стали использоваться совместно. Вначале рассмотрим реализацию логических элементов с использованием NMOS-транзисторов. Такие цепи обычно называют NMOS-цепями. Затем будут рассмотрены схемы, использующие как NMOS, так и PMOS-транзисторы, и объединенные в отдельную технологию, известную как КМОП-структура (комплиментарная МОП), или CMOS.

На рисунке 12(а) представлена принципиальная электрическая схема, в которой положительный вывод источника питания показан стрелкой и обозначен V_DD, а отрицательный вывод источника питания обозначен как GND. Отметим, что на практике чаще всего используется именно такое обозначение, поэтому будем придерживаться его и мы. Когда сигнал V_x=0V, NMOS транзистор закрыт. Поэтому ток через резистор R отсутствует, и на выходе V_f=5V. С другой стороны, когда V_x=5V, транзистор открыт и на выходе V_f устанавливается низкий уровень напряжения. Точное значение напряжения на выходе V_f в этом случае зависит от величины тока, протекающего через резистор и транзистор. Как правило, уровень V_f составляет около 0.2V. Если представить значение сигнала V_f как функцию от сигнала V_x, то данная схема работает как инвертор.

а) принципиальная электрическая схема

б) условное графические обозначения

Рисунок 12 — Инвертор, реализованный с использованием NMOS-технологии

Использование резистора в схеме инвертора обусловлено необходимостью ограничить ток, протекающий в цепи при V_x=5V. В интегральной схемотехнике в качестве такого ограничителя обычно используется транзистор.

Используя последовательное соединение NMOS-транзисторов, как показано на рисунке 13(a), можно реализовать логический элемент И-НЕ. Если V_x1=V_x2=5V, оба транзистора будут открыты и V_f будет равен 0V. Но если либо V_x1, либо V_x2=0, то ток в цепи будет отсутствовать и V_f будет равен 5V.

а) схема элемента И-НЕ и таблица истинности

б) условное графическое обозначение

Рисунок 13. — Реализация элемента И-НЕ на NMOS-транзисторах

Параллельное соединение NMOS-транзисторов приведено на рисунке 1.6(a). Здесь, если либо V_x1=5V, либо V_x2=5V, то V_f будет равен 0V. Только если V_x1 и V_x2 будут равны 0V одновременно, то V_f будет равен 5V. Соответствующая таблица истинности приведена на рисунке 14 (а). Отметим, что данная схема реализует логическую функцию ИЛИ-НЕ. Ее условные графические обозначения приведены на рисунке 14 (б).

а) схема элемента ИЛИ-НЕ и таблица истинности

б) условное графическое обозначение

Рисунок 14. — Реализация элемента ИЛИ-НЕ на NMOS-транзисторах

Для реализации чистых элементов ИЛИ и И с использованием NMOS-транзисторов применяют последовательное соединение элементов ИЛИ-НЕ и И-НЕ с инвертором. На рисунках 15 и 16 представлена реализация элементов И и ИЛИ соответственно.

(а) схема элемента И и таблица истинности

(б) условное графическое обозначение

Рисунок 15. — Реализация элемента И на NMOS-транзисторах

а) схема элемента ИЛИ и таблица истинности

б) условное графическое обозначение

Рисунок 16. — Реализация элемента ИЛИ на NMOS-транзисторах

Эквивалентные схемы элементов, представленных выше, можно получить, используя только PMOS-транзисторы. Однако наибольший интерес представляет совместное применение PMOS и NMOS-транзисторов. Такая технология наиболее популярна сегодня и называется CMOS-технологией. Она обеспечивает максимальное быстродействие работы элементов при низком энергопотреблении по сравнению со всеми другими технологиями. Особенностью ИС КМОП является использование в качестве базовой схемы комплементарного ключа, состоящего из ключевого транзистора с каналом n-типа и нагрузочного – с каналом р-типа.

Управляющее напряжение воздействует одновременно на ключевой и нагрузочный транзисторы.

Рисунок 17. — Реализация CMOS-инвертора

При таком включении транзисторов

Когда сигнал V_x=0V, транзистор T2 закрыт, а транзистор T1 открыт. Следовательно, V_f=5V, и так как T2 закрыт, ток через транзисторы не течет. Когда V_x=5V, то T2 открыт, а T1 закрыт. Таким образом, V_f=0V, и тока в цепи по прежнему не будет, т.к. транзистор T1 закрыт . Это свойство справедливо для всех CMOS-цепей – логические элементы практически не потребляют ток в статическом режиме. Ток в таких цепях будет протекать только во время переключения элементов (вот почему, с ростом частоты работы устройств, построенных по этой технологии, возрастает и энергопотребление). Вследствие этого, CMOS-схемы стали наиболее популярной технологией при реализации цифровых логических устройств.

КМОП-схемы практически безынерционны и способны переходить из открытого в запертое состояние триллионы раз в секунду! Именно этой характеристикой, то есть способностью мгновенного переключения, и определяется в конечном счете быстродействие процессора, который состоит из десятков миллионов простейших транзисторов.

Рассмотренные выше схемы образуют три простейших вентиля. Они называются вентилями НЕ, НЕ-И и НЕ-ИЛИ. Вентили НЕ часто называют инверторами. Мы будем использовать оба термина. Если мы примем соглашение, что высокое напряжение (Vcc) — это логическая 1, а низкое напряжение («земля») — логический 0, то мы сможем выражать значение на выходе как функцию от входных значений. Значки, которые используются для изображения этих трех типов вентилей, показаны на рис. 3.2, а — в. Там же приводится поведение функции для каждой схемы.

На этих рисунках А и В — это входные сигналы, а X — выходной сигнал. Каждая строка таблицы определяет выходной сигнал для различных комбинаций входных сигналов.