Підсистема центрального процесорного елемента

Вхідний контроль:

1 Яку розрядність мають ШД та ША МП МС68000?

2 Які системні сигнали BIC МП МС68000 Вам відомі?

3 Чи є згадані в п. 2 сигнали односпрямовані або двоспрямовані й чому?

4 За яким алгоритмом працює пріоритетний шифратор?

5 На якій частоті працює МП МС68000?

6 Який сигнал треба подати на вхід AVEC# BIC МП МС68000?

За основу МПС було взято контролер – модуль розвитку фірми Flight Electroniks – FLIGHT-68EC020 EVM.

У якості центрального процесора в МПС використовується МП МС68ЕС020, який має 32-розрядну шину даних та 24-розрядну шину адреси, що є достатнім для більшості застосувань МПС у складі пристроїв телекомунікацій. В іншому параметри МС68ЕС020 збігаються з параметрами МС68020, збігаються також програмні моделі супервізора і користувача. Однаковими, за незначними винятками, є і системи команд. Зовнішні виводи МП МС68ЕС020 подано на рис. 11.21.

Рисунок 11.21 – Зовнішні виводи МП МС68ЕС020

На виводи МП А23...А0, D31...D0 надходять 24-розрядні адреси та 32-розрядні дані. Сигнали на виходах FC2...FC0 зазначають тип виконуваного циклу відповідно до табл. 11.14.

За FC2 = FC1 = FC0 = 1 може працювати підключений співпроцесор.

Таблиця 11.14 – Типи виконуваних циклів

FC2	FC1	FC0	Тип виконуваного циклу
			резервовано для подальшого розвитку
			вибирання даних користувача
			вибирання команд користувача
			резервовано
			резервовано
			вибирання даних супервізора
			вибирання команд супервізора
			цикл центрального процесора

Особливістю 32-розрядних мікропроцесорів є динамічне визначення використовуваної розрядності шини даних, яка може буди 8-, 16-, 32-розрядною. Значення вихідних сигналів SIZ1,0 вказують на розрядність даних, які передаються у циклі (табл. 11.15).

Таблиця 11.15 – Вихідні сигнали SIZ1,0, які визначають розрядність

передаваного операнда

SIZ1	SIZ0	Розрядність операнда
		4 байти
		1 байт
		2 байти
		3 байти

Передавання трьох байтів (SIZ1,0 = 11) здійснюється при виборі довгого слова за непарною адресою, за два послідовних цикли при 32-разрядній шині даних.

Для керування обміном використовуються такі сигнали:

AS# – адресний стробімпульс, набирає активного значення при надходженні адреси на шину А23...А0 і зберігає це значення до завершення циклу обміну;

R/ – сигнал, який визначає напрямок передавання даних шиною D31…D0, введення (читання) відбувається за високого рівня сигналу R/ = 1, а виведення (запис) – за R/ = 0;

DSACK1,0 – вхідні сигнали підтвердження готовності зовнішніх пристроїв до обміну, які вказують на розрядність шини даних згідно з табл. 11.16; вийти з циклу очікування можна за надходження сигналу BERR# = 0 від зовнішньої схеми або при зміні сигналів DSACK1# = DSACK0 = 1 на інше сполучення. Сигнали DSACK1# та DSACK0# вказують на кількість байтів, які залишилось передати у даному циклі, наприклад, при передаванні довгого слова через 8-розрядний пристрій виведення;

Таблиця 11.16 – Вхідні сигнали DSACK1,0, які вказують на розрядність

шини даних

DSACK1#	DSACK0#	Розрядність шини даних
		4 байти
		2 байти
		1 байт
		Цикл очікування

DS# – стробімпульс даних, який у циклі читання дорівнює 0 водночас зі стробом адреси; у циклі запису набирає значення DS# = 0 через один такт після адресного стробімпульсу; він сигналізує, що МП видав дані на шину даних;

ECS# – вихідний сигнал початку циклу обміну, який набирає значення ECS ≠ 0 упродовж першого такту кожного нового циклу;

OCS# – вихідний сигнал початку циклу обміну даними, який має значення OCS# = 0 упродовж першого такту початкового циклу передавання даних;

RMC# – вихідний сигнал циклу “читання-модифікація-запис”, який зреалізовується при виконуванні команди TAS, значення RMC# = 0 встановлюється на початку першого циклу цієї команди і зберігається в перебігу її виконування.

Сигнали переривань IPL2, IPL1, IPL0, системні сигнали початкового встановлення RESET#, зупину HALT#, помилки звернення до шини BERR#, а також сигнали керування захопленням шини BR#, BG# виконують ті ж самі функції, що й у мікропроцесорі МС68000.

Сигнал заборони роботи кеша CDIS# 0 зазвичай використовується у режимі налагодження МПС.

Сигнал AVEC#, який дорівнює логічному нулю, дозволяє автовекторні переривання.

На вхід CLK подаються зовнішні синхросигнали з частотою 16 МГц. Напруга живлення процесора становить 5 В, споживана потужність не перевищує 2 Вт.

МП МС68ЕС020 підтримує оброблення до семи запитів на переривання від пристроїв введення-виведення, які повинні подати відповідні сигнали IRQ7#...IRQ1# (INT7#...INT1#) на входи схеми пріоритетного шифратора PCD (рис. 11.22). Для кожного запиту встановлено пріоритет обслуговування: найвищий Lі = 7 – для запиту на вході IRQ7, найнижчий Li = 1 – для запиту на вході IRQ1. Запит переривання ініціюється при надходженні логічного нуля на відповідний вхід IRQі#; на виходах РCD формується трирозрядний код IPL2#, IPL1#, IPL0#, який відповідає номерові запиту, який має максимальний пріоритет. Вхід IRQ0 завжди підмикається до низького потенціалу і, за відсутності запитів на входах РCD, формує код IPL0#, ІРL1#, IPL2# = 111, поданий у інверсній формі, який не спричинює переривань.

Рисунок 11.22 – Схема формування кодів пріоритетів запитів переривань

Контрольні питання:

1 З якою метою МП М68ЕС020 формує сигнали керування обміном ECS# та OCS#?

2 Що визначають вихідні сигнали SIZ1 та SIZ0?

3 Що визначають вхідні сигнали DSACK1# та DSACK0#?

4 Чому не можна переривати цикл “читання–модифікація–запис”?

5 На який вхід пріоритетного шифратора PCD треба підімкнути пристрій введення-виведення, щоби надати йому 3-й пріоритет у інверсному коді?

6 Який код має виставити МП на виходах FC2, FC1, FC0 у режимі циклу центрального процесора (циклу підтвердження переривань)?

7 З якою метою подається рівень логічного нуля на вхід пріоритетного шифратора?

Контрольні питання підвищеної складності:

1 На входи пріоритетного шифратора надходять одночасно запити на переривання INT1#, INT5#, INT6#. Який код – IPL0#, IPL1#, IPL2# – буде сформовано на виходах пріоритетного шифратора?

2 Маска переривань має значення І2 = 1, І1 = 0, І0 = 0. Зазначте номери пріоритетів обслуговуваних запитів на переривання.