Оперативні запам’ятовувальні пристрої
Вхідний контроль:
1 Які типи тригерів Ви знаєте?
2 Які характерні особливості мають тригери різних типів?
3 Сигнали, які необхідно використовувати для керування тригерами різних типів?
ОЗП статичного типу (Static Random Access Memory – SRAM)призначений для оперативного запису, зберігання і зчитування інформації під час виконання МПС будь-яких програм. У ОЗП статичного типу інформація зберігається у тому місці (комірці пам’яті або запам’ятовувальному елементі), де вона була записана і не руйнується під час її зчитування.
Структура ВІС ОЗП схожа на структуру мікросхем ПЗП з тією різницею, що як ЕП використовується транзисторний статичний тригер. Елементною базою для побудування тригерів можуть бути як біполярні, так і МОН-транзистори. Через те що, для функціонування тригера потрібне живлення, пам’ять такого типу є енергетично залежною (volatile memory). При відключенні живлення інформація, що зберігалася, втрачається. Запис інформації у тригер відбувається шляхом установлення в один з двох його можливих станів. Для зміни стану необхідно подати на входи тригера необхідні сигнали запису.
Типова структура ОЗП статичного типу включає: матрицю нагромаджувача і схеми запису-зчитування інформації, схеми дешифрування адреси ЕП або комірки пам’яті, схеми управління режимом тощо, які інтегровані на одному кристалі. У залежності від побудови нагромаджувача розрізняють ОЗП з однорозрядною та багаторозрядною організацією пам’яті. Основна відміна у структурних схемах полягає у тому, що нагромаджувач ОЗП з багаторозрядною організацією пам’яті складається з кількох прошарків однакових матриць і одну комірку пам’яті складають елементи з однаковими адресами в усіх матрицях.
Організація пам’яті однорозрядного ОЗП становить 2m × 1 біт, де m – кількість розрядів шини адреси, що можуть бути підключені до цієї ВІС, а для багаторозрядного ОЗП становить 2m × n біт, де n – кількість розрядів шини даних. Багаторозрядні SRAM, переважно, мають байтову організацію (2m × 8).
Спрощену структурну схему багаторозрядного ОЗП з організацією 2m × 4 показано на рис. 5.3.
У схемі, яка зображена на цьому рисунку, показано, що звернення проводиться одночасно до чотирьох матриць нагромаджувача по одному ЕП в кожній. Розряди шини адреси розподіляються на дешифратор рядків і стовпчиків для вибору відповідних рядків і стовпчиків одночасно в чотирьох матрицях.
Рисунок 5.3 – Спрощена структурна схема статичного
багаторозрядного ОЗП
На пристрій керування надходять такі сигнали:
___
- CS (Chip Select) – сигнал вибору мікросхеми. Сигнал логічного 0 на цьому виводі дозволяє роботу вибраної мікросхеми. Відсутність цього сигналу переводить мікросхему в неактивний стан;
___
- OE (Output Enable) – сигнал дозволу на вихід. Сигнал логічного 0 (активний рівень для цього входу) дозволяє роботу виходу. Сигнал логічної 1 визначає перехід мікросхеми у z-стан;
____ _______ ________
- W/R (Write / Read) – запис / зчитування. Цей сигнал керує режимом роботи мікросхеми, забезпечуючи виконання необхідних функцій мікросхеми.
Для виконання операцій запису/зчитування необхідна одночасна наявність рівнів логічного 0 на виводах 
і 
. Відсутність будь-якого з них переводить мікросхему у режим зберігання інформації.
Запис інформації, яка надходить з чотирирозрядної шини даних, виконується сигналом логічного 0 на вході 
при активних рівнях сигналів і . Запис проводиться у комірку пам’яті, адреса якої установлена на шині адреси.
Для зчитування вмісту комірки пам’яті необхідно подати активні рівні сигналів і , на шині адреси установити адресу необхідної комірки, на вхід подати сигнал з рівнем логічної 1. Зчитування відбувається на чотирирозрядну шину даних.
Будь-які інші комбінації сигналів на входах керування переводять ВІС у режим зберігання інформації.
Сучасні мікросхеми SRAM мають інформаційну ємність до 36 Мбіт, а час вибірки менш ніж 5 нс.
ОЗП динамічного типу (Dynamic Random Access Memory – DRAM)також призначений для оперативного запису, зберігання і зчитування інформації під час виконання МПС будь-яких програм. Модулі ОЗП сучасних МПС, як правило, будуються на базі мікросхем такого типу.
В якості ЕП ВІС DRAM використовується ємність p-n-переходу МДН-транзистора, стан заряду якої відповідає інформації, що зберігається у цій комірці. Вважають, що заряджений конденсатор зберігає інформацію логічної 1, а розряджений – логічного 0. Для тривалого зберігання інформації виконується порядкова регенерація (refresh) всього вмісту DRAM з інтервалом 2 або 4 мс. Поновлення інформації відбувається також під час запису і зчитування інформації, а також під час спеціального циклу регенерації. Порівняно з ВІС SRAM мікросхеми ОЗП динамічного типу мають більшу інформаційну ємність. Останнім часом випускаються ВІС з організацією пам’яті 1М × 1, 4М × 1, 16М × 1, 64М × 1. До недоліків мікросхем DRAM можливо віднести лише меншу швидкодію.
Для забезпечення збільшення інформаційної ємності, мікросхеми DRAM повинні мати адресну шину з більшою кількістю розрядів, що викликає певні труднощі, тому всі ВІС цього типу мають мультиплексовану адресну шину. Звернення до ЕП відбувається за два етапи формування її адреси – окремо для рядка і окремо для стовпчика, що забезпечується наявністю двох спеціальних входів: 
(Column Address Strobe) – строб адреси стовпця і 
(Row Address Strobe) – строб адреси рядка.
Для запису або зчитування інформації з такої ВІС на адресну шину установлюють код адреси рядків (молодшу частину адреси) і на вхід RAS подають активний рівень сигналу (звичайно – логічний 0), який фіксує цю адресу у внутрішній регістр адреси рядків. Після чого, формується потрібний сигнал запису або зчитування. На адресній шині установлюється код адреси стовпчика (старша частина адреси) і на вхід подається активний рівень сигналу. Негативний перепад проводить запис інформації у певну комірку. Зчитування інформації здійснюється негативним рівнем сигналу після формування адреси стовпчика. Запис інформації в ЕП проводиться з вхідної лінії DI (Date Input). Часові діаграми процесу запису інформації показано на рис. 5.3.
Після закінчення процесу запису стан внутрішніх кіл ВІС необхідно відновити, подавши на вхід високий рівень сигналу. Тривалість дії цього сигналу дорівнює інтервалу між сусідніми сигналами .
Рисунок 5.3 – Часові діаграми процесу запису інформації
Зчитування інформації проводиться на вихідну лінію DO (Date Output). Затримку зчитування вихідного сигналу можна відраховувати від негативного перепаду сигналу . Процес зчитування показано на рис. 5.4.
 |
Рисунок 5.4 – Часові діаграми процесу зчитування інформації
Процес регенерації автоматично виконується для всіх ЕП рядка до якого відбувається звернення для запису або зчитування.
Цикл регенерації складається з послідовного перебору адрес усіх рядків і звернення до них. Формування адрес відбувається за допомогою зовнішнього лічильника циклів звернень. Звернення до матриці можливо організувати у кожному з можливих режимів функціонування: запису, зчитування, зчитування/модифікації/запису, а також у спеціальному режимі регенерації – сигналом (за наявності сигналу , що має неактивний рівень). Такий вид регенерації називається прихованою регенерацією (hidden refresh), «прозорою» (transparent refresh) або захопленням циклу (cycle stealing).
ВІС типу DRAM можуть працювати з пам’яттю, що має сторінкову організацію. Сторінкові режими звернення до ВІС DRAM зреалізовано з вибіркою вмісту ЕП усього рядка при зміні адреси стовпчиків. У такому режимі зменшується час циклу звернення, тому що звернення до наступного байта відбувається без станів очікування і зміни лише частини адреси.
Для використання в складі комп’ютерів на базі процесорів 80386, i486, а також перших моделей Pentium використовувалися модулі пам’яті SIMM (Single Inline Memory Modules – модулі пам’яті з однорядковим розташуванням виводів). Оперативна пам’ять стандарту SIMM випускалася у двох модифікаціях: FPM (Fast Page Mode) з напругою живлення 5 В для комп’ютерів стандарту IBM PC 486 і більш сучасний варіант EDO (Extended Data Output – розширений вивід даних) з живленням 3,3 В. Перші модулі мали 30 виводів і організацію 1М × 8, 1М × 9, 4М × 8 і 4М × 9. Дев’ятий біт – біт контролю парності. Більш сучасні модулі SIMM мають 72 виводи й організацію – 1М × 32, 1М × 36 (з контролем на парність). Також є модулі з організацією 2М × 32, 4М × 32, 8М × 32, 16М × 32 тощо.
Зараз стандартними для більшості систем є модулі модифікації DIMM DDR (Dual Inline Memory Modules Double Data Rate – модулі пам’яті з дворядним розташуванням виводів і подвійним стандартом даних), які мають ємність від 64 M до 1 Гбайта. Існує декілька варіантів реалізації оперативної пам'яті стандарту DIMM DDR, що відрізняються пропускною здатністю, яка визначається кількістю біт за секунду, що приймаються і передаються оперативною пам’яттю в процесі її функціонування. Сьогодні випускаються модулі пам’яті DIMM DDR стандартів PC1600, PC2100, PC2700 і PC3200 (пропускна здатність 1600, 2100, 2700 і 3200 Мбайт/с відповідно).
Ще більш сучасними є модулі пам’яті RIMM корпорації RAMBUS, які мають більшу пропускну здатність ніж модулі DIMM. Пропускна здатність модуля RIMM на частоті 400/800 МГц становить 1,6/3,2 Гбайта/с.
Контрольні питання:
1 В чому полягає різниця між статичними і динамічними ОЗП?
2 В чому полягає різниця між однорозрядними і багаторозрядними ОЗП?
3 Які сигнали керування забезпечують запис інформації в статичний ОЗП?
4 Яким чином досягнуто збільшення інформаційної ємності динамічних ОЗП?
5 Яке призначення сигналів і динамічного ОЗП?
Контрольні питання підвищеної складності:
1 Які модифікації модулів SIMM Ви знаєте?
2 В чому полягає сутність процесу регенерування динамічної пам’яті?