I модуль 5 страница

б) шину даних СU при поданні на вхід А1 Н-рівня, а на вхід – L-рівня.

в) шину даних RWCU при поданні на вхід А0 Н-рівня, а на вхід – L-рівня.

г)^* шину даних DB при поданні на вхід А0 Н-рівня, а на вхід – L-рівня.

1. Що вказує на закінчення приймання байта інформації та супроводжується встановленням сигналу високого рівня на виході RxRDY?

а)^* стоп-біт;

б) старт-біт;

в) біт контролю;

г) строб-імпульс.

1. Що являє собою програмовний контролер переривань КР580ВН59А?

а) пристрій, що надсилає запити переривань до ЗП;

б)^* пристрій, що реалізує в МПС обробку запитів переривань від ЗП;

в) пристрій, що реалізує в МПС обробку запитів переривань від МП;

г)пристрій, що реалізує в МПС запити переривань від ЗП;

1. Скільки запитів може обробити одна ВІС ПКП?

а) 2;

б) 4;

в)^* 8;

г) 16.

1. Скільки запитів може обробити, за каскадного вмикання, кілька ВІС ПКП ?

а) до 16;

б) до 24;

в) до 36;

г)^* до 64.

1. Яке призначення виводів D7 – D0 ПКП?

а)^* вхід/вихід даних;

б) входи/виходи каскадування;

в) входи запитів переривання (передній фронт);

г) вхід стробу читання.

1. Яке призначення виводу INTA ПКП?

а) вхід нульового розряду адреси;

б) ознака підпорядкування;

в) запит на переривання;

г)^* підтвердження переривання.

1. Яке призначення виводів IRQ0 – IRQ7 ПКП?

а) запит на переривання;

б)^* входи запитів переривання (передній фронт);

в) вхід/вихід даних;

г) переривання.

1. В якому режимі може працювати програмовний контролер?

а)^* опитування запитів переривань;

б) надсилання запитів переривань;

в) таймера;

г) лічильника.

1. Що робить керувальне слово ICW1?

а) скидає регістр RG1 і присвоює вищий пріоритет входу IRQ0;

б) скидає регістр RGM і присвоює вищий пріоритет входу IRQ7;

в)^* скидає регістри RG1, RGM і присвоює нижчій пріоритет входу IRQ7;

г) скидає регістри RG1, RGM і присвоює вищий пріоритет входу IRQ7;

539. Сигнал зворотного зв’язку надходить до АЦП, де він перетворюється на:

а) двійково-десятковий код;

б) десятковий код;

в) шістнадцятковий код;

г)^* двійковий код.

540. Під час розробки функціональної схеми ЦП виникає потреба у :

а) мультиплексуванні шини адрес/даних, буферизації шини адрес (АВ) і шини даних (BD);

б)^* демультиплексуванні шини адрес/даних, буферизації шини адрес (АВ) і шини даних (BD);

в) демультиплексуванні шини адрес та буферизації шини адрес (АВ);

г) демультиплексуванні шини даних та буферизації шини даних (BD);

1. Яка ємність модуля ПЗП виконаного на базі двох ВІС КР556РТ5?

а) 128х16 біт кожна;

б) 128х8 біт кожна;

в) 256х8 біт кожна;

г)^* 512х8 біт кожна.

1. АЦП К572ПВ1, який міститься в функціональній схемі являє собою:

а) 12-розрядний перетворювач напруги на десятковий код низької швидкодії;

б) 8-розрядний перетворювач напруги на двійковий код низької швидкодії;

в)^* 12-розрядний перетворювач напруги на двійковий код низької швидкодії;

г) 16-розрядний перетворювач напруги на двійковий код низької швидкодії;

1. Для МП АЦП являє собою :

а) 4-розрядний порт;

б) 8-розрядний порт;

в)^* 16-розрядний порт;

г) 32-розрядний порт.

1. Скільки незалежних каналів містить таймер, кожен з яких може бути запрограмований на роботу в одному із шести режимів для двійкового та двійково-десяткового обчислення?

а) 2;

б)^* 3;

в) 4;

г) 5.

1. Яка тривалість лічильних імпульсів каналів (CLK) при частоті роботи процесора 5 МГц?

а) 2 нс;

б) 20 нс;

в) 50 нс;

г)^* 200 нс.

1. Що являє собою ВІС К1518ВЖ1?

а) 8-розрядний акумулятор, що працює в двійково-десятковій системі числення;

б) 8-розрядний помножувач-акумулятор, що працює в шістнадцятковій системі числення;

в)^* 16-розрядний помножувач-акумулятор, що працює в двійковій системі числення;

г) 16-розрядний помножувач-акумулятор, що працює в шістнадцятковій системі числення.

1. Структурна схема ВІС К1518ВЖ1 містить:

а)^* матричний помножувач, два вхідні регістри, суматор множення, регістр множення, схему керування і тристабільні вихідні каскади;

б) матричний помножувач, три вхідні регістри, суматор множення, регістр множення, схему керування і тристабільні вихідні каскади;

в) матричний помножувач, три вхідні регістри, регістр множення, схему керування і тристабільні вихідні каскади;

г) матричний помножувач, три вхідні регістри, суматор множення, схему керування і тристабільні вихідні каскади.

1. Помножувач-акумулятор забезпечує:

а) виконання операції множення двох 8-розрядних чисел;

б) виконання операції множення двох 8-розрядних чисел, зберігання результату множення;

в) виконання операції множення двох 16-розрядних чисел;

г)^* виконання операції множення двох 16-розрядних чисел, зберігання результату множення.

1. Приєднання помножувача здійснюється за допомогою:

а)^* шинних формувачів;

б) суматора множення;

в) регістру множення;

г) схеми керування.

1. Скількома даними різних форматів може оперувати арифметичний співпроцесор?

а) 5;

б) 6;

в)^* 7;

г) 8.

1. Назвіть формати даних, якими може оперувати арифметичний співпроцесор?

а) цілі двійкові числа (два формати), цілі двійково-десяткові числа (два формати), дійсні числа з плаваючою комою (три формати);

б)^* цілі двійкові числа (три формати), цілі двійково-десяткові числа (один формат), дійсні числа з плаваючою комою (три формати);

в) цілі двійкові числа (три формати), цілі двійково-десяткові числа (два формати), дійсні числа з плаваючою комою (два формати);

г) цілі двійкові числа (три формати), цілі двійково-десяткові числа (чотири формати).

1. Структурна схема співпроцесора містить:

а) операційний пристрій, що виконує задані операції;

б) шинний інтерфейс, що одержує і декодує команди, зчитує операнди з пам'яті, перетворює їх на формат введення-виведення, а також записує результати в пам'ять із зворотним перетворенням на необхідний формат;

в) операційний пристій, шинний інтерфейс, що одержує і декодує команди, перетворює їх на формат введення-виведення, а також записує результати в пам'ять із необхідним форматом;

г)^* відповідь 1 та 2.

1. Операційний пристрій містить:

а) групу арифметичних регістрів;

б) модулі обробки порядку і мантиси;

в) ПЗП констант, регістр TAG тегів (ознак), блок керування та суматор;

г)^* відповіді а), б) та в).

1. Пристрій шинного інтерфейсу містить:

а) групу допоміжних регістрів, CR, SR, черги команд і операндів;

б)^* групу допоміжних регістрів, CR, SR, EP, буферний регістр БР, черги команд і операндів;

в) групу допоміжних регістрів, CR, SR, EP, буферний регістр БР, черги команд і операндів, блок керування;

г) групу допоміжних регістрів, CR, SR, EP, буферний регістр БР, черги команд і операндів, регістри зсуву і результатів.

1. Завдяки чому СПВВ підвищує продуктивність системи?

а) здійснення високошвидкісних пересилок у режимі ПДП;

б) звільнення ЦП від керування введенням-виведенням;

в)^* звільнення ЦП від керування введенням-виведенням і здійснення високошвидкісних пересилок у режимі ПДП;

г) звільнення ЦП від керування введенням-виведенням, здійснення високошвидкісних пересилок у режимі ПЗП;

1. До основних функцій СПВВ ВМ89належать:

а)^* ініціалізація та керування контролерами зовнішніх пристроїв, забезпечення гнучких і універсальних пересилок з ПДП;

б) ініціалізація контролерів зовнішніх пристроїв, забезпечення пересилок з ПДП;

в) керування контролерами зовнішніх пристроїв, забезпечення гнучких і універсальних пересилок з ПЗП;

г) ініціалізація та керування контролерами зовнішніх пристроїв, забезпечення гнучких і універсальних пересилок з ПЗП.

1. Процесор введення-виведення має два ідентичні канали введення-виведення, кожен з яких містить:

а) п’ять 16-бітових, чотири 8-бітових і один 4-бітовий регістри;

б) чотири 20-бітових, чотири 8-бітових і два 4-бітових регістри;

в) п’ять 20-бітових, чотири 16-бітових і два 4-бітових регістри;

г)^* п’ять 20-бітових, чотири 16-бітових і один 4-бітовий регістри.

1. СПВВ має:

а)^* 16-бітову шину даних для зв’язку з ОЗП і портами введення- виведення;

б) 8-бітову шину даних для зв’язку з ОЗП і портами введення- виведення;

в) 4-бітову шину даних для зв’язку з ОЗП і портами введення- виведення;

г) 16-бітову шину даних для зв’язку портами введення-виведення.

1. Шина адреси містить:

а) 25 ліній, що дозволяє безпосередньо адресуватися до пам'яті ємністю до 1,2 Мбайт;

б)^* 20 ліній, що дозволяє безпосередньо адресуватися до пам'яті ємністю до 1 Мбайт;

в) 15 ліній, що дозволяє безпосередньо адресуватися до пам'яті ємністю до 1 Мбайт;

г) 10 ліній, що дозволяє безпосередньо адресуватися до пам'яті ємністю до 500 кбайт.

1. Скільки мнемокоманд містить система команд СПВВ?

а) 20;

б) 30;

в) 43;

г)^* 53.

1. СПВВ дозволяє з’єднувати:

а) 8-розрядні шини і периферійні пристрої;

б) 16-розрядні шини і периферійні пристрої;

в)^* 16- і 8-розрядні шини і периферійні пристрої;

г) 16- і 8-розрядні шини і МП.

1. В чому полягає суть роботи МП з СВПП?

а) ініціалізація;

б) видача завдання на обробку;

в) ініціалізація і прийняття завдання на обробку;

г)^* ініціалізація і видача завдання на обробку.

1. Структурна схема ОМК містить:

а)^* 8-розрядний ЦП, ПЗП програм 4 кбайт, ОЗП даних 128 байт, чотири 8-розрядні порти введення-виведення Р0 – Р3, послідовний порт, два 16-розрядні таймери/лічильники Т/С0, Т/С1, БК;

б) 16-розрядний ЦП, ПЗП програм 4 кбайт, ОЗП даних 128 байт, чотири 8-розрядні порти введення-виведення Р0 – Р3, послідовний порт, два 16-розрядні таймери/лічильники Т/С0, Т/С1, БК;

в) 16-розрядний ЦП, ПЗП програм 4 кбайт, ОЗП даних 128 байт, два 8-розрядні порти введення-виведення Р0 – Р1, послідовний порт, два 16-розрядні таймери/лічильники Т/С0, Т/С1, БК;

г) 8-розрядний ЦП, ПЗП програм 4 кбайт, ОЗП даних 256 байт, чотири 8-розрядні порти введення-виведення Р0 – Р3, послідовний порт, 16-розрядний таймер/лічильник Т/С0, БК.

1. Які функції виконує ЦП?

а) додавання, віднімання, множення, ділення, операції зсуву і скидання;

б) логічні операції І, АБО, ВИКЛЮЧНЕ АБО, операції зсуву і скидання;

в) додавання, віднімання, множення, ділення, логічні операції І, АБО, ВИКЛЮЧНЕ АБО;

г)^* додавання, віднімання, множення, ділення, логічні операції І, АБО, ВИКЛЮЧНЕ АБО, операції зсуву і скидання.

1. Якими типами змінних оперує ЦП?

а) булевими, цифровими;

б)^* булевими, цифровими, байтовими, адресними;

в) байтовими, адресними;

г) цифровими, байтовими, адресними.

1. Через приєднання зовнішніх ВІС ПЗП до ПЗП через 16-розрядну адресну шину дозволяє розширити пам'ять до:

а) 16 кбайт;

б) 32 кбайт;

в)^* 64 кбайт;

г) 128 кбайт.

1. Регістр DPTR може використовуватися як:

а) 16-розрядний регістр;

б) два 8-розрядні регістри DPH і DPL;

в) три 6-розрядні регістри DPH, DPL і DPS;

г)^* один 16-розрядний або два 8-розрядні регістри.

1. Оперативний запам’ятовувальний пристрій або резидентна пам'ять даних складається з:

а) ОЗП даних із інформаційною ємністю 128х8 біт з адресами 0 – 7FH;

б) регістри спеціальних функцій SFR з адресами 80Н – FFH;

в) ОЗП даних ємністю 128х16 біт з адресами 0 – 7FH і регістри даних;

г)^* відповідь а) і б).

1. Через приєднання зовнішніх ВІС до резидентної пам'яті її можна розширити до:

а) 32 кбайт;

б)^* 64 кбайт;

в) 128 кбайт;

г) 256 кбайт.

1. Внутрішній формувач імпульсів синхронізації формує:

а) внутрішні сигнали синхронізації машинних циклів;

б) вихідний сигнал дозволу фіксації адреси ALE;

в) сигнал дозволу програмної пам'яті PME (формує тільки при роботі із зовнішньою пам'яттю);

г)^* відповіді а), б) та в).

1. Резидентна пам'ять даних адресується:

а) 16-розрядним регістром адреси (РА);

б) вказівником стека (PS);

в)^* 8-розрядним регістром адреси (РА) або вказівником стека (SP);

г) відповіді а) і б).

1. Порти введення-виведення Р0 – Р3 призначені для забезпечення побайтового обміну інформацією ОМК із зовнішніми пристроями по:

а) 16 лініях введення-виведення;

б)^* 32 лініях введення-виведення;

в) 64 лініях введення-виведення;

г) 128 лініях введення-виведення.

1. Послідовний порт являє собою:

а)^* 8-розрядний регістр зсуву;

б) 16-розрядний регістр зсуву;

в) 8-розрядний універсальний синхронний приймач-передавач;

г) 16-розрядний універсальний синхронний приймач-передавач.

1. Через вихід TxD послідовний порт передає або з виходу RxD приймає:

а)^* 11 біт: старт-біт, 8 біт даних, програмований дев’ятий біт ТВ8 та стоп-біт;

б) 10 біт: старт-біт, 9 біт даних та стоп-біт;

в) 10 біт: старт-біт, 8 біт даних та програмований дев’ятий біт ТВ8;

г) 9 біт: старт-біт, 7 біт даних та стоп-біт.

1. До складу блока таймерів/лічильників входить:

а) 8-розрядні регістри Т/С0 та Т/С1, 8-розрядні регістри TMOD та TCON, схема інкремента, схема фіксації сигналів , , Т0, Т1, схема керування прапорцями, логіка керування Т/С;

б)^* 16-розрядні регістри Т/С0 та Т/С1, 8-розрядні регістри TMOD та TCON, схема інкремента, схема фіксації сигналів , , Т0, Т1, схема керування прапорцями, логіка керування Т/С;

в) 16-розрядні регістри Т/С0 та Т/С1, 16-розрядні регістри TMOD та TCON, схема інкремента, схема фіксації сигналів , , Т0, Т1, схема керування прапорцями, логіка керування Т/С;

г) 8-розрядні регістри Т/С0 та Т/С1, 8-розрядні регістри TMOD та TCON, схема інкремента, схема фіксації сигналів , Т0, Т1, схема керування прапорцями, логіка керування Т/С.

1. Для чого призначена схема інкремента?

а) для зменшення на одиницю в циклі вмісту регістру Т/С0, для якого установлено режим лічильника, дозволено лічбу та на відповідному вході ОМК зафіксовано лічильний імпульс;

б) для збільшення на одиницю в циклі вмісту регістрів Т/С0, Т/С1, для яких установлено режим лічильника та заборонено лічбу;

в)^* для збільшення на одиницю в циклі вмісту регістрів Т/С0, Т/С1, для яких установлено режим лічильника, дозволено лічбу та на відповідному вході ОМК зафіксовано лічильний імпульс;

г) для зменшення на одиницю в циклі вмісту регістрів Т/С0, Т/С1, для яких установлено режим лічильника, дозволено лічбу та на відповідному вході ОМК зафіксовано лічильний імпульс;

1. Схема фіксації , , Т0, Т1 являє собою:

а) два тригери;

б)^* чотири тригери;

в) п’ять тригерів;

г) шість тригерів.

1. Таймер у режимі 0 являє собою:

а) пристрій на базі 13-розрядного регістра і є 16-розрядним таймером (лічильником) з 8-розрядним переддільником на 32.

б) пристрій на базі 8-розрядного регістра і є 16-розрядним таймером (лічильником) з 8-розрядним переддільником на 32.

в) пристрій на базі 16-розрядного регістра і є 8-розрядним таймером (лічильником) з 5-розрядним переддільником на 32.

г)^* пристрій на базі 13-розрядного регістра і є 8-розрядним таймером (лічильником) з 5-розрядним переддільником на 32.

1. Переривання від таймерів/лічильників викликаються:

а)^* одиничними значеннями прапорців TF0 або TF1 у регістрі TCON;

б) одиничними значеннями прапорців TІ0 або TІ1 у регістрі TCON;

в) нульовими значеннями прапорців TF0 або TF1 у регістрі TCON;

г) нульовими значеннями прапорців TІ0 або TІ1 у регістрі TCON.

1. Логіка керування:

а) синхронізує роботу блока Т/С з роботою ОМК;

б) синхронізує роботу регістрів Т/С0 та Т/С1;

в)^* синхронізує роботу регістрів Т/С0 та Т/С1 і синхронізує роботу блока Т/С з роботою ОМК;

г) синхронізує роботу регістрів С/ 0 та С/ 1 і синхронізує роботу блока С/ з роботою ОМК.

1. Переривання від послідовного порту виникають:

а) встановлення TF=0, RІ=1;

б) скиданням TF і RF в нуль;

в) встановленням прапорців ТF або RF у регістрі SCON;

г)^* встановленням прапорців ТІ або RІ у регістрі SCON.

1. До складу системи переривань також входять:

а) регістр обслуговуваних переривань (RSI) і схема формування вектора переривання;

б) логіка обробки прапорців переривань і регістр маскування переривань (RMG);

в)^* логіка обробки прапорців переривань і схема формування вектора переривання;

г) регістр обслуговуваних переривань (RSI) і регістр маскування переривань (RMG).

1. Які режими зниження енергоспоживання є в ОМК, виконаних за КМДН-технологією?

а)^* режим холостого ходу і режим мікроспоживання;

б) режим холостого ходу і короткого замикання;

в) режим мікроспоживання і короткого замикання;

г) режим мікроспоживання.

1. Вибір і керування режимами зниження енергоспоживання в ОМК здійснюється за допомогою регістра керування:

а) ECON;

б) RCON;

в)^* PCON;

г) PC.

1. Система команд ОМК К1816ВЕ51 містить 111 команд, які можна поділити на команди:

а) копіювання, арифметичні, логічні, перехідні;

б) пересилання, додавання, віднімання, логічні, перехідні;

в)^* пересилання, арифметичні, логічні, операцій з бітами, перехідні;

г) пересилання, арифметичні, операцій з бітами, перестановки.

1. В ОМК використовують такі типи адресації:

а)^* пряма, безпосередня, непряма;

б) пряма, непряма;

в) пряма, непряма, зворотна;

г) безпосередня, непряма, зворотна.

1. Для розширення можливостей ОМК використовують:

а) розширення пам'яті програм;

б) розширення пам'яті програм, розширення пам'яті даних;

в) розширення пам'яті даних, розширення пам'яті адрес, розширення простору введення-виведення;

г)^* розширення пам'яті програм, розширення пам'яті даних, розширення простору введення-виведення.

1. На скільки можна розширити пам'ять програм з приєднанням зовнішніх ВІС ПЗП до ОМК?

а) до 32 кбайт;

б)^* до 64 кбайт;

в) до 128 кбайт;

г) до 256 кбайт.

1. Одно кристальний мікроконтролер 83С51FA являє собою:

а)^* 8-розрядний мікроконтролер, що базується на архітектурі і8051, але має масив програмних лічильників;

б) 8-розрядний мікроконтролер, що базується на архітектурі і8083;

в) 16-розрядний мікроконтролер, що базується на архітектурі і8051, але має масив програмних лічильників;

г) 16-розрядний мікроконтролер, що базується на архітектурі і8083.

1. Масив програмних лічильників складається з:

а) 4-розрядного таймера РСА та 4 окремих модулів;

б) 8-розрядного таймера ALE та 4 окремих модулів;

в) 8-розрядного таймера АLE та 5 окремих модулів;

г)^* 16-розрядного таймера РСА та 5 окремих модулів.

1. Таймер РСА складається з:

а) 4-розрядних регістрів CL (молодший байт) та СН (старший байт);

б)^* 8-розрядних регістрів CL (молодший байт) та СН (старший байт);

в) 8-розрядних регістрів CН (молодший байт) та СL (старший байт);

г) 16-розрядних регістрів CН (молодший байт) та СL (старший байт).

1. 16-розрядні ОМК з інтегрованими пристроями високошвидкісного введення-виведення даних орієнтовані на:

а) вирішення завдань в реальному часі;

б) керування процесами в реальному часі;

в)^* керування об’єктами та процесами в реальному часі;

г) керування процесами та цифрову обробку в реальному часі;

1. Структурна схема ОМК з інтегрованими пристроями високошвидкісного введення-виведення містить:

а) модуль ЦП, контролер пам'яті, ПЗП, блок АЦП, ШІМ-генератор PWК, послідовний порт, порт введення-виведення, таймер WDR;

б) модуль ЦП, контролер пам'яті, контролер переривань СІ, ПЗП, блок АЦП, ШІМ-генератор PWК, послідовний порт, порт введення- виведення, таймер WDT;

в) контролер пам'яті, контролер переривань ІС, ПЗП, блок АЦП, ШІМ- генератор PWH, послідовний порт, порт введення-виведення, таймер WDR;

г)^* модуль ЦП, контролер пам'яті, контролер переривань ІС, ПЗП, блок АЦП, ШІМ-генератор PWM, послідовний порт, порт введення- виведення, таймер WDT.

1. Модуль ЦП, в схемі ОМК з інтегрованими пристроями високошвидкісного введення-виведення, складається з:

а) регістрового АЦП, регістра слова стану процесора PSW, пристрою мікропрограмного керування і регістрового файлу;

б)^* регістрового АЛП, регістра слова стану процесора PSW, пристрою мікропрограмного керування і регістрового файлу;

в) регістрового АЛП, регістра слова стану процесора PСW, пристрою мікропрограмного керування і регістрового файлу;

г) регістрового АЦП, регістра слова стану процесора PСW, пристрою мікропрограмного керування і регістрового файлу.

1. Регістровий файл складається з:

а) верхнього регістрового файлу;

б) нижнього регістрового файлу;

в)^* верхнього та нижнього регістрових файлів;

г) верхнього, середнього та нижнього регістрових файлів;

1. Центральний процесор пов'язаний із контролером пам'яті, контролером переривань і вмонтованими периферійними пристроями за допомогою:

а)^* внутрішньої 16-розрядної шини;

б) внутрішньої 8-розрядної шини;

в) зовнішньої 16-розрядної шини;

г) зовнішньої 8-розрядної шини.

1. Транзакцією називається:

а) виконання операції над даними або пакетом даних.

б) виконання операції над даними або пакетом даних за пріоритетом;

в) виконання операції над даними або пакетом даних;

г)^* виконання цілісної операції над даними або пакетом даних.

1. Блок АЦП в схемі ОМК з інтегрованими пристроями високошвидкісного введення-виведення, складається з:

а) цифрового мультиплексора М, пристрою вибірки/зберігання (ПВЗ) і 8- або 10-розрядного АЦП;

б)^* аналогового мультиплексора М, пристрою вибірки/зберігання (ПВЗ) і 8- або 10-розрядного АЦП;

в) цифрового мультиплексора М, пристрою читання/зберігання (ПЧЗ) і 8- або 10-розрядного АЦП;

г) аналогового мультиплексора М, пристрою читання/зберігання (ПЧЗ) і 8- або 10-розрядного АЦП.

1. До складу модуля високошвидкісного введення-виведення входять:

а) таймер Т/С1, модуль високошвидкісного введення даних HІS, модуля високошвидкісного виведення даних HОS;

б) два таймери Т/С1 і Т/С2, модуль високошвидкісного введення даних HІS, модуля високошвидкісного виведення даних HОS;

в)^* два таймери Т/С1 і Т/С2, модуль високошвидкісного введення даних HSI, модуля високошвидкісного виведення даних HSO;

г) три таймери Т/С0, Т/С1 і Т/С2, модуль високошвидкісного введення даних HSI, модуля високошвидкісного виведення даних HSO.

1. ШІМ-генератор використовують для:

а) непрямого цифрового керування електронними комутаторами, ключами інверторів напруги та струму, а також для формування аналогових сигналів задання у цифрово-аналогових системах керування;

б)^* прямого цифрового керування електронними комутаторами, ключами інверторів напруги та струму, а також для формування аналогових сигналів задання у цифрово-аналогових системах керування;

в) непрямого цифрового керування електронними комутаторами, ключами інверторів напруги та струму, а також для формування цифрових сигналів задання у цифрово-аналогових системах керування;

г) прямого цифрового керування електронними комутаторами, ключами інверторів напруги та струму, а також для формування цифрових сигналів задання у цифрово-аналогових системах керування;

1. За скільки циклів виконується команда DIV AB?

а) 1;

б) 2;

в) 3;

г)^* 4.

1. Команда MUL AB:

а) ділення А на регістр В;

б)^* множення А на регістр В;

в) віднімання В з акумулятора;

г) логічна операція І А і В.

1. Команда ANL A, R:

а) обмін акумулятора і регістра;

б) множення А на регістр;

в)^* логічна операція І регістра і А;

г) ВИКЛЮЧЕНЕ АБО регістра і А.

1. Команда ORL A, ad:

а)^* АБО байта з прямою адресою і А;

б) ВИКЛЮЧЕНЕ АБО байта з прямою адресою і А;

в) логічна операція І байта з прямою адресою і А;

г) ділення байта з прямою адресою і А.

1. Команда XRL A, #data:

а) логічна операція І константи і А;

б) додавання константи і А;

в) ділення константи і А;

г)^* ВИКЛЮЧЕНЕ АБО константи і А.

1. Команда CPL A:

а)^* інверсія А;

б) скидання А;

в) циклічний зсув праворуч;

г) циклічний зсув ліворуч.

1. Команда CJNE A, ad, ad8:

а) декримент А і перехід, якщо не дорівнює;

б) порівняння А з константою і перехід, якщо не дорівнює;

в)^* порівняння А байта з прямою адресою і перехід, якщо не дорівнює;

г) порівняння А байта з прямою адресою і перехід, якщо дорівнює.

1. Команда MOV bit, C:

а) додавання біта і С;

б)^* пересилання прапорця С у біт;

в) пересилання біта у прапорець С;

г) логічне АБО біта і прапорця.

1. Команда JB bit, ad8:

а) ділення біта і байта з прямою адресою;

б) порівняння байта з прямою адресою і біта;

в) логічне АБО біта і байта з прямою адресою;

г)^* перехід, якщо біт дорівнює 1.

1. До пристроїв введення належать:

а) перемикачі, клавіатура, ЦАП, датчики двійкової інформації;

б)^* перемикачі, клавіатура, АЦП, датчики двійкової інформації;

в) клавіатура, АЦП, датчики двійкової інформації;

г) перемикачі, клавіатура, ЦАП, індикатори.

1. До пристроїв виведення належать:

а) світло діоди, дисплей, друкувальні пристрої, АЦП, транзисторні ключі, реле, комутатори;

б) індикатори, світло діоди, дисплей, друкувальні пристрої, ЦАП, транзисторні ключі, реле, комутатори, перемикачі;

в) індикатори, світло діоди, дисплей, друкувальні пристрої, АЦП, реле, комутатори;

г)^* індикатори, світло діоди, дисплей, друкувальні пристрої, ЦАП, транзисторні ключі, реле, комутатори.