Тенденції розвитку архітектури сучасних мікропроцесорів
Вхідний контроль:
1 З якою метою у МП вбудовуються конвеєри даних та команд?
2 Чи можна у програмі передбачити виконувану гілку перед виконанням команди умовного переходу?
Сучасний підхід до організації обчислювального процесу на мікропроцесорах має дві тенденції. Перша базується на припущенні, що система команд не вміщує вказівок на паралельну обробку даних всередині процесора, але є апаратна підтримка виконання кількох команд за один такт. Такі процесори відносяться до суперскалярних. Друга передбачає включення до формату команд спеціальних полів, які містять вказівки для кожного з пристроїв, які паралельно обробляють дані. Такі процесори називаються процесорами з довгим командним словом (VLIW) і потребують також наявності відповідних компіляторів з мов високого рівня, які подають програми у машинних кодах для завантаження їх у процесори.
Розвиток суперскалярних мікропроцесорів відбувається шляхом якомога більшої кількості паралельних структур (конвеєрів) при традиційно послідовних програмах. Без втручання програміста апаратні та програмні засоби процесора забезпечують завантаження паралельно працюючих функціональних пристроїв процесора.
З метою підвищення продуктивності апаратно-програмні засоби процесора паралельно виконують кілька команд іноді у порядку, відмінному від їх розташування у програмі. І суперскалярні, і VLIW процесори використовують паралелізм на рівні команд.
Основною перешкодою для паралельного виконання програм є залежність по керуванню (розгалуженню), її треба виявити раніше, ніж будуть виконані усі наступні команди.
Процес виконання програми з конкретними наборами даних може бути представлений динамічною структурою програми, тобто у тому порядку виконання команд, як його оптимізує процесор разом з транслятором. Обмеженнями при оптимізації є залежність і по командах, і по даних. При виконанні програми процесор просувається по ній за допомогою вікна виконання. Якщо команди, які попали у вікно, є незалежні, то вони можуть виконуватись паралельно. Для усунення залежностей, викликаних командами переходів, використовується метод передбачення, який може викликати у конвеєр команд та умовно виконувати команди передбачених переходів. Якщо передбачення зроблено вірно, то результати виконуваних команд враховуються, якщо ж ні, то стан процесора відновлюється на момент прийняття рішення про виконання команд.
Команди у вікні виконання можуть також бути залежними за даними, що обумовлено використанням тих самих регістрів, комірок пам’яті або результатів попередніх команд. Деякі з цих залежностей можна усунути, використовуючи додаткові ресурси процесора, після чого команди можна виконувати паралельно. Основні блоки суперскалярного процесора – це блок вибірки команд і передбачення переходів, блок декодування команд, аналізу залежності між командами, перейменування регістрів, диспетчеризація , блоки регістрів та обробляючих пристроїв з плаваючою та фіксованою точками, блок керування пам’яттю, а також блок упорядкування виконаних команд.
Роздільні багаторівневі кеш-пам’яті даних та команд забезпечують одночасне введення у паралельно працюючі функціональні пристрої процесора кількох команд за один такт; у кеш-пам’яті введені засоби передбачення переходів. Одні засоби передбачення застосовують інформацію з двійкового коду команд або вироблену компілятором. Так, певні коди операцій частіше викликають розгалуження ніж інші, або розгалуження більш вірогідне, наприклад, у циклах, або компілятор у процесі перетворення програми у машинні коди виставляє прапорець, який установлює напрямок переходу. Може використовуватись також статистична інформація, отримана під час трасування програми. Інші засоби передбачення використовують інформацію щодо історії розгалуження, яка запам’ятовується у таблицях розгалужень та передбачень. Якщо передбачення виявилось невірним, результати команд, які були умовно (спекулятивно) виконані, анулюються.
Після декодування команд створюються групи даних щодо виконуваної операції, адрес операндів та адреси розміщення результату. На наступному кроці відбувається відображення логічних ресурсів, які потребує програма, на фізичні ресурси мікропроцесора. Якщо один логічний ресурс відображається на кілька фізичних ресурсів, кожний з яких відповідає значенню логічної величини в один з моментів послідовного виконання програми, команда створює нове значення для логічного ресурсу; фізичний ресурс, в якому розміщується це значення, отримує ім’я. Наступні команди, які потім це значення використовують, сповіщаються відносно імені фізичного ресурсу; частіше за все це стосується перейменування регістрів. Цей прийом усуває залежність різних команд від даних.
У суперскалярних процесорах послідовні програми розбиваються на фрагменти, в яких команди виконуються паралельно. Після заповнення конвеєра командами між ними установлюються тільки необхідні залежності за даними. Ефективне використання суперскалярних процесорів обмежується двома обставинами. По-перше, через наявність умовних переходів паралелізм обчислювань на рівні команд є обмежений. Розмір вікна виконання також обмежує можливий притаманний програмі паралелізм, тому що зовсім не розглядається паралельне виконання команд, які знаходяться за межами вікна. По-друге, складність суперскалярного процесора зростає швидше, ніж кількість паралельно виконуваних команд.
Процесори VLIW використовують задання у командному слові сукупності паралельно виконуваних команд. Підготовка таких програм виконується компілятором. Перевагою VLIW є наявність програмних засобів, які більш ефективно, ніж апаратні, обмежені розміром вікна виконання, можуть аналізувати залежності між командами і вибирати паралельно виконувані команди. Крім того, що є важливим, VLIW-процесор має більш простий пристрій керування і потенційно може мати більш високу тактову частоту. Недоліком VLIW є також обмеження його продуктивності за рахунок обмеженості вікна виконання, вже реалізованого програмно, та проблеми з умовними переходами. Представниками процесорів типу VLIW є процесори фірми Transmeta (МП типу Crusoe моделей ТМ3120, ТМ5400, ТМ5600 з тактовою частотою 100 МГц), Intel (МП Itanium, 800 МГц) і Heulett-Packard – модель McKinley.
Перспективними є також мультискалярні процесори, які розбивають послідовний потік команд на задачі, і забезпечують більшу глибину передбачення та високу вірогідність вибору правильного напряму обчислень, а також більш широке вікно виконання. Мультискалярний процесор схожий на багатопроцесорну систему з розподілюваною пам’яттю і не вимагає ніяких апріорних знань щодо зв’язків команд з керуванням та даними. Розпаралелювання задач потребує використання компіляторів з мов високого рівня, які їх розпаралелюють. На ринку мікропроцесорів суперскалярні мікропроцесори є лідерами. При виборі цих процесорів для розв’язання задач у проблемній області, для якої створюється обчислювальна система, слід перевіряти адекватність прийомів підвищення продуктивності розв’язуваним задачам.
Архітектура 64-розрядних процесорів не є ані 64-розрядним розширенням архітектури CISC, ані переробленням архітектури RISC. Це нова архітектура, яка для забезпечення більшого паралелізму виконання команд використовує довгі слова команд (LIW), предикати команд, попереднє завантаження даних, сумісність на етапі декодування команд VLIW та CISC. Для цього операційні системи повинні мати підтримку, як 64-розрядних додатків, так і 32-розрядних.
Контрольні питання:
1 Які тенденції розвитку архітектури сучасних МП можна назвати?
2 З якою метою процесори можуть виконувати команди у порядку, відмінному до їх написання?
3 Залежність між якими складовими програми заважає оптимізації порядку виконання команд у програмі?
4 Які методи усунення залежностей, викликаних командами переходів, Вам є відомі?
5 З якою метою у сучасних процесорах використовується вікно виконання?
6 Скільки регістрів загального призначення вміщують регістрові файли сучасних процесорів?
7 Які переваги мають суперскалярні процесори?
8 Які переваги мають процесори VLIW?
Контрольні питання підвищеної складності:
1 З точки зору програміста, для яких процесорів, суперскалярних або VLIW, складніше створювати програмне забезпечення і чому?
2 Що таке потоковий процесор?
3 Що таке мультискалярний процесор?
4 З якими операційними системами можуть працювати 64-розрядні процесори?
Мікропроцесори Pentium
Вхідний контроль:
1 Скільки інструкцій виконував МП І80486 за один такт?
2 Скільки конвеєрів мав МП І80486?
Мікропроцесори п’ятого покоління Pentium принципово відрізняються від І80486 своєю суперскалярною архітектурою – здатністю виконувати на своїх конвеєрах до двох інструкцій при частоті 200 МГц. МП Pentium повністю програмно сумісний з попередніми МП Intel і дозволяє використовувати раніш розроблене програмне забезпечення для ПК.
Технічні новації, притаманні мікропроцесору, є також такі:
– окремі кеш-пам’яті для команд та даних;
– передбачення переходів;
– високопродуктивні операції з плаваючою точкою;
– удосконалена 64-розрядна шина даних;
– засоби забезпечення цілісності даних;
– засоби керування енергоживленням;
– підтримка багатопроцесорності;
– моніторинг продуктивності;
– підтримка сторінкової пам’яті різних розмірів.
Структурна схема МП Pentium показана на рис. 7.23.
Два конвеєри команд U та V паралельно можуть виконувати дві різні команди. Конвеєр U виконує усі команди, а V – їх обмежений набір більш простих команд.
Кожна кеш-пам'ять процесора Pentium має розмір 8 кбайт. Буфер трансляції адрес (TLB) перетворює адресу комірки зовнішньої пам’яті у відповідну адресу даних у кеш. У МП Pentium використовується метод зворотного запису, коли дані записуються в ОЗП тільки при їх видаленні з кеш. Це дозволяє модифікувати дані у кеш без збереження в ОЗП. При роботі МП Pentium у багатопроцесорній системі завдяки протоколу MEST (Modified, Exclusive, Shared, Invalid) забезпечується узгодженість даних в усіх кеш мікропроцесорів системи і в основній пам’яті.
Передбачення переходів у програмах реалізується завдяки буферу BTB (Branch Target Buffer) і двом буферам попередньої вибірки. Один із них використовується для попередньої вибірки команди у припущенні, що переходу не буде, а інший виконує передвибірку інструкцій у буфер, використовуючи вміст BTB (запам’ятовуване при першому виконанні переходу). Такий алгоритм не тільки прогнозує вибір простих віток, але й виконує складне передбачення в укладених циклах, завдяки тому, що в буфері ВТВ можуть зберігатись кілька (до 256) адрес переходів.
У МП Pentium застосовується блок обчислень з плаваючою точкою, який використовує складні багатоступеневі конвеєри та внутрішні функції. Майже всі команди з плаваючою точкою починають виконуватись у конвеєрі U або V, а потім передаються на конвеєр з плаваючою точкою, тому цілочислові конвеєри не є незалежні – при зупинці одного з них для роботи з числами з плаваючою точкою другий теж зупиняється. Такі функції, як множення, ділення, додавання реалізовані як внутрішні у просторі операцій з плаваючою точкою.
Всі ці нововведення призводять до перевищення швидкості виконання операцій з плаваючою точкою у 10 разів порівняно з МП I80486 DX 33 МГц. Завдяки 64-розрядній шині даних МП Pentium може обмінюватись даними з пам’яттю зі швидкістю 528 Мбайт/с. МП Pentium реалізує конвеєризацію циклів шини, що дозволяє почати другий цикл ще до завершення першого. Для підвищення швидкості виконання послідовних операцій запису в пам’ять МП Pentium має по одному буферу запису на кожний конвеєр, завдяки чому мікропроцесор може продовжувати роботу, виконуючи наступні команди до запису результату попередньої команди в пам’ять.
Рисунок 7.23 – Структурна схема МП Pentium
Цілісність даних перевіряється за ознакою парності одиниць у внутрішніх буферах процесора.
У МП Pentium засоби енергозбереження застосовуються як на рівні мікропроцесора, так і на рівні системи. При виконанні задач, які не потребують інтенсивних обчислень, процесор може бути переведений у режим зі зниженою тактовою частотою та зниженим енергоживленням.
Підтримка багатопроцесорності забезпечується наявністю внутрішнього контролера багатопроцесорних переривань АРІС, який підтримує до 60 процесорів у системі, та двовходового контролера кеш-пам’яті другого рівня, який дозволяє двом процесорам сумісно використовувати один кеш другого рівня.
Мікропроцесор Pentium підтримує розміри сторінки пам’яті 4 кбайти та 4 Мбайти. Це дає можливість регулювати частоту переключення сторінок у ядрі операційної системи або у графічних додатках.
МП Pentium MMX характеризується апаратною підтримкою багатьох операцій, характерних для процесорів цифрової обробки сигналів: одна інструкція виконує дії над кількома (2, 4, 8) комплектами операндів (принцип SIMD), операції над векторами, згортка, перетворення Фур’є тощо. Це стало можливим завдяки розширенню системи команд на 57 команд, орієнтованих на ефективне виконання типових мультимедійних алгоритмів. Процесор вирішує задачі синтезу звука та музики, розпізнавання мови, обробки відео- та графічної інформації, виконання комунікаційних функцій.
SIMD-обробка потоків даних значно прискорює виконання мультимедійних алгоритмів, для яких є характерне виконання ідентичних операцій над великими масивами однотипних даних – 16-бітними відліками цифрового мовного сигналу, 8-бітні коди кольору пікселя.
Процесор підтримує операцію MAC – множення з накопиченням, у ньому вперше був застосований новий вид арифметики з насиченням: якщо результат операції не вміщується у розрядній сітці, то замість переповнення або втрачання порядку установлюється відповідно максимально або мінімально можливе значення числа.
Pentium MMX має дві окремі кеш-пам’яті – кеш команд та кеш даних, обсяг кожної з них 16 кбайт.
Ефективність за швидкістю виконання мультимедійних додатків у Pentium MMX на 60% вища ніж у процесора Pentium за однакових тактових частот. Регістри MMX Pentium MMX суміщені з 64-розрядними регістрами з плаваючою точкою, що забезпечує сумісність з архітектурою Pentium і дозволяє використовувати раніше розроблене програмне забезпечення. Pentium MMX за 50 тактів може переключатися в режим обчислень з плаваючою точкою і використовуватися як універсальний.
Процесор Pentium Pro (Р6) відноситься до шостого покоління; він має кеш другого рівня на 512 кбайт, розміщений у тому ж корпусі, який працює на частоті ядра – 200 МГц. Архітектура процесора спрямована на збільшення паралельно виконуваних гілок програми, причому команди можуть виконуватись не в тому порядку, в якому вони розташовані у програмі, але послідовність запису результатів у пам’ять або виведення їх у порти зберігається відповідно до програми, це так зване динамічне виконання інструкцій. Передбачено спекулятивне виконання команд з випередженням, переупорядкування команд по конвеєрах з метою вирівнювання часу їх виконання, що також підвищує продуктивність процесора. Процесор має різні незалежні шини для з’єднання процесорного ядра з кеш-пам’яттю та основною пам’яттю. Перша шина працює на тактовій частоті процесора, а друга – з частотою системи. Слід зазначити, що 16-розрядні додатки виконуються на Pentium Pro не швидше ніж на Pentium з такою ж тактовою частотою. Це пояснюється частим перезавантаженням виконавчого багатоступінчатого конвеєра з короткими даними.
До МП шостого покоління відносяться також МП Pentium ІІ, Pentium ІІІ, Celeron та Xeon. Загальними рисами цих процесорів є те, що ядро процесора вміщує кілька конвеєрів, до яких підключаються виконуючі пристрої для операцій над цілими числами, звернень до пам’яті, передбачення переходів та обчислень з плаваючою точкою. Кілька різних виконавчих пристроїв можуть об’єднуватися на одному конвеєрі.
Pentium ІІ є більш швидкий ніж Pentium Pro з підтримкою ММХ, але не пристосований до роботи у багатопроцесорних системах. Pentium ІІІ – це подальша розробка Pentium ІІ, його основною відміною від попередніх моделей є розширення SIMD-інструкцій, засноване на новому блоці 128-розрядних регістрів ХММ. Блок дозволяє одній інструкції виконувати операції одночасно над чотирма комплектами 32-розрядних операндів з плаваючою точкою. При виконанні повних інструкцій обладнання для виконання традиційних операцій FPU/MMX не використовується, це дозволяє одночасно виконувати інструкції ММХ з інструкціями над операндами з плаваючою точкою, а також логічні інструкції.
Сімейство Xeon – Pentium II Xeon та Pentium III Xeon призначені для роботи у складі серверів, які можуть бути об’єднані у системи з FRC-режимом, в якому процесор працює як перевірний з надлишковим контролем функціональності у двопроцесорній, а також у симетричних 1-, 2-, 4- та 8-процесорних системах. Процесори Pentium II Xeon мають частоту шини 100 МГц і частоту ядра 500 МГц, вторинний кеш 1 Мбайт, виконують стандартний набір інструкцій Pentium II та ММХ. Процесори Pentium III Xeon мають частоту шини 133 МГц при частоті ядра до 1000 МГц. Вторинний кеш сягає 2 Мбайти.
Процесори Celeron призначені для однопроцесорних конфігурацій, мають частоту ядра до 3,2 МГц, для Celeron D частота шини пам’яті складає 533 МГц, обсяг кеш L2 дорівнює 256 кбайт.
До сьомого покоління процесорів Intel належить Pentium 4. З програмної точки зору він є процесор з архітектурою х86 з розширенням системи команд SIMD – SSE2, який виник у 2001 році. У 2005 році був представлений процесор Pentium 4 з 64-бітним розширенням (EM64T) і додатковими командами SSE3. Цей процесор можна віднести вже до восьмого покоління. Процесор має так звану архітектуру NetBurst і працює на високих частотах ядра до 3,4 ГГц і шини пам’яті 800 МГц; кеш L2 становить 512 кбайт, L3 – 2048 кбайт. Процесор спрямовано на використання у мультимедійних потокових інтернет-додатках: обробка відеоінформації у реальному часі, задачі кодування-декодування сигналів, ІР-телефонія, шифрування даних, телебачення високої чіткості тощо. Pentium 4 побудований за технологією гіперпотоковості (hyperthucading), яка розміщує на одному кристалі два логічних процесори, які одночасно виконують два потоки інструкцій.
Завдяки тому, що два самостійних процесори реалізовані на одному кристалі, можна об’єднати їх кеш та зменшити час передавання даних поміж ними. Двоядерні процесори дають значне підвищення продуктивності, тільки якщо програмне забезпечення підтримує паралельні обчислення, але не у два рази відносно до одного ядра через те, що потрібний час на перерозподіл навантаження між ядрами, розподіл пам’яті тощо.
Мультиядерні процесори мають кілька функціонально завершених процесорів на одній шині. Кожне ядро має власні кеші L1 та L2 та кеш трас. Розмір кожного кеша L2 сягає 2 Мбайт. Інтерфейс системної шини може бути спільним або роздільним.
Двоядерний процесор Core 2 DUO E6850 має штатну частоту ядра 3 ГГц і частоту шини 1333 МГц. Чотириядерний процесор Core DUO Q6600 має штатну частоту ядра 2,4 ГГц і частоту шини 1067 МГц. Процесори мають архітектуру Intel® 64®, що дозволяє підтримувати 64-розрядні обчислення, збільшувати обсяг пам’яті, яка адресується, підвищувати рівень безпеки у віртуальних та спеціалізованих обчислювальних середовищах.
Слід зазначити., що всі сучасні процесори у своїй архітектурі мають елементи, які призначені для зменшення енергоспоживання. Вони також не вимагають особливих умов для охолодження.
У табл. 7.3 наведені основні технічні характеристики чотириядерних процесорів Intel® Xeon® серії 5300.
Таблиця 7.3 – Основні технічні характеристики чотириядерних процесорів Intel® Xeon® серії 5300
| Процесор | Ємність кеш-пам’яті, Мбайт | Частота системної шини, МГц | Тактова частота, ГГц |
| Intel® Xeon® X5355 | 2,66 | ||
| Intel® Xeon® X5345 | 2,33 | ||
| Intel® Xeon® X5320 | 1,86 | ||
| Intel® Xeon® X5310 | 1,6 | ||
| Intel® Xeon® X5335 |
Контрольні питання:
1 Чи можна сказати, що процесори Pentium усіх моделей мають фон-нейманівську архітектуру?
2 Які технічні новації притаманні процесору Pentium?
3 Яку структуру має кеш-пам’ять процесора Pentium?
4 Скільки розрядів має шина даних процесора Pentium?
5 Які засоби енергозбереження має процесор Pentium?
6 Які загальні риси мають процесори шостого покоління Pentium ІІ, Pentium ІІІ, Celeron та Xeon?
Контрольні питання підвищеної складності:
1 В яких процесорах використовуються архітектури багатопроцесорних систем SIMD, MISD, MIMD?
2 Поясніть, які особливості має архітектура двоядерних процесорів?
3 Які особливості має архітектура мультиядерних процесорів?
Процесори фірми AMD
Вхідний контроль:
1 Який з відомих Вам процесорів фірми Intel має найвищу тактову частоту і яка вона є?
2 В яких областях використовують мультиядерні процесори?
Процесор Athlon (К7) фірми AMD є високопродуктивним за рахунок високої тактової частоти (з 1 ГГц), а також особливої суперконвеєрної, суперскалярної архітектури. Процесор має триканальний декодер інструкцій х86, який вибирає їх з пам’яті через кеш, та потужний блок передбачення розгалужень. Інструкції мови Асемблер 86, які можуть мати довжину від 1 до 15 байт, перетворюються в уніфіковані макрооперації. За кожний такт блок керування інструкціями може отримати до трьох інструкцій від декодера. Сам блок є буфер, який перевпорядковує інструкції та розподілює макрооперації по виконавчих пристроях процесора, перейменовує регістри та приймає результати обчислень з виконавчих конвеєрів. Процесор має три незалежних конвеєри цілочислових обчислень, три конвеєри для обчислення адрес операндів та триканальний пристрій для обчислень з плаваючою точкою. У процесорі вперше застосована повністю конвеєризована суперскалярна архітектура зі зміненням порядку виконання інструкцій для обчислень з плаваючою точкою. Процесор виконує усі інструкції традиційного FPU(х87), MMX та 3D Now!. Продуктивність процесора сягає 4 Гфлопс при обчисленнях з одинарною точністю.
Система команд вміщує стандартний набір інструкцій Intel шостого покоління, ММХ і розширену технологію 3D Now!. 12 нових цілочислових SIMD-інструкцій призначені для виконання операцій, пов’язаних з розпізнаванням мови, відеокодуванням, 7 інструкцій пов’язані з прискоренням передавання даних, 5 інструкцій реалізують функції сигнальних процесорів, вони дозволяють підвищувати продуктивність таких додатків, як програмні моделі (ADLS), процесори об’ємного звучання тощо.
Первинний кеш процесора становить 128 кбайт (64 для даних і 64 для команд) і високопродуктивний інтерфейс розрядністю даних 72 біти для вторинного кеш обсягом 8 Мбайт. Процесори Athlon можуть працювати у багатопроцесорних системах.
Для підтримки процесора Athlon фірма AMD випустила чипсет, який складається з двох мікросхем: системного контролера та периферійного контролера. Системний контролер забезпечує зв’язок процесора, динамічної пам’яті, порту AGP та шини персонального комп’ютера РСІ. Чипсет допускає установлення до трьох модулів DIMM SDRAM, з сумарним обсягом 768 Мбайт. Шина РСІ може обслуговувати до 6 контролерів. Системний контролер має буфери, які забезпечують можливість одночасного виконання обміну даними між парами “користувачів” (процесор, пам’ять, порт AGP і шина РСІ). Периферійний контролер має міст шин PCI-ISA, який підключає усі системні пристрої РС-сумісного комп’ютера (контролери переривань, прямого доступу до пам’яті, клавіатури та миші, таймер, інтерфейс флеш-BIOS). Контролер USВ виконує функції центрального концентратора і має 4 порти для підключення зовнішніх пристроїв.
Процесор Athlon-64 та Opteron мають власний контролер пам’яті з окремою шиною, до якої безпосередньо підключаються модулі пам’яті. У Athlon-64 шина даних пам’яті є 64-бітна, а у Opteron – 128-бітна. Завдяки цьому затримка доступу до пам’яті становить 45 нс. Процесори Opteron призначені для серверів (1–8-процесорних систем) та робочих станцій (1–4-процесорних систем) мають три 16-бітних інтерфейси Hyper-Transport з пропускною здатністю 19,2 Гбайт/с. Кожний процесор входить у багатопроцесорну систему і має також доступ до пам’яті інших процесорів.
Якщо надати кожному процесору свій адресний простір, можна реалізувати багатокомп’ютерну систему, в якій за сумісної паралельної роботи вони можуть обмінюватись лише повідомленнями через інтерфейс Hyper-Transport.
Фірма AMD випускає двоядерні процесори Athlon-64х2 для робочих станцій, а також процесори Opteron (64-бітний) і Athlon МР (32-бітний) для мультипроцесорних серверів і робочих станцій.
Для настільних комп’ютерів призначені 64-бітні процесори Athlon 64 FX і Athlon 64, а також 32-бітні Semptron і Athlon XР.
Контрольні питання:
1 Які особливості має архітектура процесорів фірми AMD?
2 Який з відомих Вам процесорів фірми AMD має найвищу продуктивність?
Контрольні питання підвищеної складності:
1 Що таке додатки ММХ?
2 Що таке технологія 3D Now!?
3 Чи підвищує сьогодні якість зображень в ігрових програмах застосування у ПК мультиядерних процесорів?