АЦП последовательного приближения. Преобразователь этого типа является наиболее распространенным вариантом последовательных АЦП с двоично-взвешенными приближениями (Рис

Преобразователь этого типа является наиболее распространенным вариантом последовательных АЦП с двоично-взвешенными приближениями (Рис. 59).

Рис. 59 Структурная схема АЦП последовательных приближений:

1- ЦАП (преобразователь код - напряжение);

2- источник опорного напряжения;

3- генератор тактовых импульсов;

4- программное устройство управления.

В основе работы этого класса преобразователей лежит принцип дихотомии, т.е. последовательного сравнения измеряемой величины с 1/2,1/4, 1/8 и т.д. от возможного максимального значения её. Это позволяет для m - разрядного АЦП выполнить весь процесс преобразования за m последовательных шагов приближений (итераций) вместо 2^m-1 при использовании единичных приближений и получить существенный выигрыш в быстродействии. Так, уже при m=10 выигрыш достигает двух порядков и позволяет получить с помощью таких АЦП в зависимости от числа используемых разрядов до 10⁵ - 10⁶ преобразований в секунду. В то же время статическая погрешность этого типа преобразователей, определяемая в основном используемым в нем ЦАП, может быть очень малой, что позволяет реализовать разрешающую способность до 16 двоичных разрядов.

Таким образом, данный класс АЦП представляет определённый технический компромисс между точностью и быстродействием для значительно большего числа практических приложений, поэтому находит широкое применение как при построении цифровых измерительных приборов, так и при работе совместно с устройством выборки и запоминания в различных областях цифровой обработки быстро изменяющихся сигналов и процессов.

Рассмотрим схему более точного и совершенного АЦП последовательных приближений (Рис. 60), построенную на основе 12-разрядного ЦАП. Одной из особенностей его работы является использование компаратора в режиме сравнения токов, тогда как в рассмотренном примере компаратор сравнивал напряжения. Основным выходным параметром большинства микроэлектронных ЦАП является ток, значение которого пропорционально подаваемому на него коду. В тех случаях, когда для последующего использования требуется выходное напряжение, включают суммирующий операционный усилитель, который одновременно осуществляет преобразование тока в напряжение. Однако эта дополнительная операция увеличивает время установления выходного напряжения с заданной погрешностью. Именно это явление имело место в предыдущем примере, когда из-за наличия операционного усилителя пришлось выбирать время одной итерации 2 мкс, хотя сам ЦАП позволяет работать значительно быстрее. И в рассматриваемом ЦАП время установления выходного тока с погрешностью порядка 0,5 шага квантования порядка 300 нс. Поэтому отказ от операционного усилителя в данном АЦП вызван желанием увеличить его быстродействие.

При использовании компаратора в режиме сравнения токов его инвертирующий вход заземлён, а входной сигнал через резистор R_ВХ подается на не инвертирующий вход вместе с выходным током ЦАП I_ЦАП. Компаратор реагирует по существу на знак разности токов DI = I_ВХ - I_ЦАП, где I_ВХ - ток через резистор R_ВХ, создаваемый положительным входным напряжением. Для ограничения размаха напряжения на входе компаратора и увеличения скорости его нарастания в этом режиме используют двухсторонний диодный ограничитель, подобный применяемому в компараторах напряжения. Чтобы не уменьшать быстродействия компаратора, эти диоды должны быть быстродействующими и не обладать эффектом накопления не основных носителей. Лучше всего этим требованиям удовлетворяют диоды Шоттки.

Рис. 60 Функциональная схема 12-разрядного АЦП последовательных приближений:

источник опорного напряжения;

операционный усилитель;

резистивная матрица;

счетверенные аналоговые ключи.

Выбор компаратора для данного АЦП определяется двумя уже рассмотренными факторами: он должен обеспечивать требуемое время включения (выключения) при перевозбуждения, составляющем примерно 0,1 ... 0,2 шага квантования. При максимальном выходном токе 12-разрядного ЦАП 2 мкА разрешающая способность его по току составляет примерно sI_Р = 0,5 мкА. Этот ток создаёт на входном дифференциальном сопротивлении компаратора (шунтирующем влиянием диодов при таком токе можно пренебречь) падение напряжения sU_Р = sI_РR_ВХ.ДИФ, которое является шагом квантования АЦП по напряжению. Входное сопротивление дифференциального каскада для разностного сигнала является переменной величиной, зависящей от перевозбуждения. Его минимальное значение соответствует равенству порогового напряжения и напряжения сигнала и определяется выражением (I).

Для современных интегральных компараторов на биполярных транзисторах это сопротивление, как правило, равно 5 ... 10 кОм. Поэтому, рассуждая формально, разрешающую способность АЦП по напряжению можно было бы выбрать равной sU_Р = 2,5 ... 5 мВ и исходя из этого значения выбирать компаратор.

Однако в действительности такую разрешающую способность в быстродействующих АЦП невозможно реализовать из-за паразитной ёмкости C_ПАР на входе компаратора, которая образуется в первую очередь выходной ёмкостью ЦАП, а также входной ёмкостью самого компаратора и ёмкостью монтажа. Совместно с R_ВХ.ДИФ эта паразитная ёмкость определяет постоянную времени C_ПАР R_ВХ.ДИФ, с которой происходит нарастание напряжения на входе компаратора. Учитывая, что выходная ёмкость ЦАП может достигать 40 ... 50 пФ, можно видеть, что указанная постоянная времени C_ПАР R_ВХ.ДИФ = 250 ... 500 нс. Особенно вредное действие эта постоянная времени будет оказывать при переходе от большого разностного тока одного знака к малому разностному току другого знака, когда экспоненциальный переходной процесс нарастания напряжения на входе компаратора до нулевого напряжения может длиться (7 ... 9) C_ПАР R_ВХ.ДИФ. Действительно, экспоненциальный процесс, происходящий с постоянной времени RC, устанавливается с погрешностью 10% за время, равное 2,3 RC, с погрешностью 1% - за 4,6 RC, с погрешностью 0,1% - за 6,9 RC, с погрешностью 0,01% - за 9,2 RC, и т.д. легко видеть, что для 12-разрядного ЦАП и принятой постоянной времени C_ПАР R_ВХ.ДИФ это время может достигаться 2 ... 4 мкс, что означает появление в общем времени одной итерации дополнительной составляющей, имеющей смысл некоторого «мертвого» для компаратора времени. Которое будет значительно увеличивать время преобразования АЦП при допустимой статической погрешности.

Для уменьшения вредного влияния этой постоянной времени параллельно диодному ограничителю включают резистор R1 сопротивлением обычно 1 кОм, что на порядок уменьшает указанную постоянную времени и её вредное влияние. Однако и в этом случае она будет добавлять задержку, которую в быстродействующих АЦП надо учитывать в общем времени преобразования.

Принимая сопротивление этого резистора за исходное дифференциальное сопротивление компаратора, легко видеть, что чувствительность компаратора для рассматриваемого 12-разрядного АЦП должна быть порядка 0,5 мВ. Это значит, что при расчёте времени одной итерации надо использовать его время включения, соответствующее перевозбуждению 50 ... 100 мкВ. Если, например, для интегрального компаратора 521СА3, который подходит для данного АЦП по своей чувствительности, это время составляет примерно 0,5 мкс вместо 300 нс при перевозбуждении 5 мВ. То время одной итерации в этом случае с учётом сказанного равно t_И » 1,0 мкс, а полное время одного преобразования составит примерно 12 мкс для реализации всех 12 разрядов.

Общая статическая погрешность рассматриваемого АЦП обусловлена статической погрешностью ЦАП и составляющими погрешности компаратора. При этом надо учитывать, что составляющая погрешности, образуемая синфазным сигналом, в компараторах, работающих в режиме сравнения токов, отсутствует. Для уменьшения погрешности, вызываемой входным током, инвертирующий вход компаратора соединяют с земляной шиной через резистор R2, сопротивление которого должно быть приблизительно равно выходному сопротивлению ЦАП (» 1 кОм).

Параллельные АЦП.

Преобразователи этого типа осуществляют одновременно квантование сигнала с помощью набора компараторов, включенных параллельно источнику сигнала. Пороговые уровни компараторов установлены с помощью резистивного делителя в соответствии с используемой шкалой квантования. При подаче на такой набор компараторов исходного сигнала на выходах последних будет иметь место проквантованный сигнал, представленный в унарном коде. Для преобразования этого кода в двоичной используются логические схемы, называемые обычно кодирующей логикой.

Рис. 61 Структурная схема АЦП последовательных приближений:

1- ЦАП (преобразователь код - напряжение);

2- источник опорного напряжения;

3- генератор тактовых импульсов;

4- программное устройство управления.

Рис. 62 Структурная схема 3 - разрядного параллельного АЦП.

Такая чрезвычайно простая структура АЦП делает их самыми быстрыми из известных преобразователей и позволяет достигать частот преобразования 100 ... 200 МГц. Однако их объём приблизительно удваивается с каждым новым разрядом, что в общем ограничивает их число. Необходимое количество компараторов N можно определить по формуле:

, где

m- разрядность АЦП. Так для построения 6-ти разрядного АЦП потребуется 63 компаратора, для 8-ми разрядного - 255 компараторов, а для 10-ти - 1023 компаратора, что, естественно очень повлияет на стоимость микросхемы. Поэтому обычно число разрядов не превышает 6 ... 8.

Динамические погрешности при работе без устройства выборки и запоминания определяются в первом приближении временем преобразования входного сигнала а унарный код.

Многоступенчатые АЦП.

В многоступенчатом АЦП процесс преобразования входного сигнала разделен в пространстве. В качестве примера на рис. 4 представлена схема двухступенчатого 8-разрядного АЦП.

Верхний по схеме АЦП осуществляет грубое преобразование сигнала в четыре старших разряда выходного кода. Цифровые сигналы с выхода АЦП поступают на выходной регистр и одновременно на вход 4-разрядного быстродействующего ЦАП. Во многих ИМС многоступенчатых АЦП (AD9042, AD9070 и др.) этот ЦАП выполнен по схеме суммирования токов на дифференциальных переключателях, но некоторые (AD775, AD9040A и др.) содержат ЦАП с суммированием напряжений. Остаток от вычитания выходного напряжения ЦАП из входного напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 16 раз меньше, чем у АЦП1. Как следствие, квант АЦП2 в 16 раз меньше кванта АЦП1. Этот остаток, преобразованный АЦП2 в цифровую форму представляет собой четыре младших разряда выходного кода. Различие между АЦП1 и АЦП2 заключается прежде всего в требовании к точности: у АЦП1 точность должна быть такой же как у 8-разрядного преобразователя, в то время как АЦП2 может иметь точность 4-разрядного.

Грубо приближенная и точная величины должны, естественно, соответствовать одному и тому же входному напряжению Uвх(tj). Из-за наличия задержки сигнала в первой ступени возникает, однако, временнoе запаздывание. Поэтому при использовании этого способа входное напряжение необходимо поддерживать постоянным с помощью устройства выборки-хранения до тех пор, пока не будет получено все число.

Многотактные АЦП.

Рассмотрим пример 8-разрядного последовательно-параллельного АЦП, относящегося к типу многотактных (рис. 5). Здесь процесс преобразования разделен во времени.

Преобразователь состоит из 4-разрядного параллельного АЦП, квант h которого определяется величиной опорного напряжения, 4-разрядного ЦАП и устройства управления. Если максимальный входной сигнал равен 2,56 В, то в первом такте преобразователь работает с шагом квантования h1=0,16 В. В это время входной код ЦАП равен нулю. Устройство управления пересылает полученное от АЦП в первом такте слово в четыре старших разряда выходного регистра, подает это слово на вход ЦАП и уменьшает в 16 раз опорное напряжение АЦП. Таким образом, во втором такте шаг квантования h2=0,01 В и остаток, образовавшийся при вычитании из входного напряжения схемы выходного напряжения ЦАП, будет преобразован в младший полубайт выходного слова.

Очевидно, что используемые в этой схеме 4-разрядные АЦП и ЦАП должны обладать 8-разрядной точностью, в противном случае возможен пропуск кодов, т.е. при монотонном нарастании входного напряжения выходной код АЦП не будет принимать некоторые значения из своей шкалы. Так же, как и в предыдущем преобразователе, входное напряжение многотактного АЦП во время преобразования должно быть неизменным, для чего между его входом и источником входного сигнала следует включить устройство выборки-хранения.

Быстродействие рассмотренного многотактного АЦП определяется полным временем преобразования 4-разрядного АЦП, временем срабатывания цифровых схем управления, временем установления ЦАП с погрешностью, не превышающей 0,2...0,3 кванта 8-разрядного АЦП, причем время преобразования АЦП входит в общее время преобразования дважды. В результате при прочих равных условиях преобразователь такого типа оказывается медленнее двухступенчатого преобразователя, рассмотренного выше. Однако он проще и дешевле. По быстродействию многотактные АЦП занимают промежуточное положение между многоступенчатыми АЦП и АЦП последовательного приближения. Примерами многотактных АЦП являются трехтактный 12-разрядный AD7886 со временем преобразования 1 мкс, или трехтактный 16-разрядный AD1382 со временем преобразования 2 мкс.

Конвеерные АЦП.

Быстродействие многоступенчатого АЦП можно повысить, применив конвеерный принцип многоступенчатой обработки входного сигнала. В обыкновенном многоступенчатом АЦП (рис. 4) вначале происходит формирование старших разрядов выходного слова преобразователем АЦП1, а затем идет период установления выходного сигнала ЦАП. На этом интервале АЦП2 простаивает. На втором этапе во время преобразования остатка преобразователем АЦП2 простаивает АЦП1. Введя элементы задержки аналогового и цифрового сигналов между ступенями преобразователя, получим конвеерный АЦП, схема 8-разрядного варианта которого приведена на рис. 6.

Роль аналогового элемента задержки выполняет устройство выборки-хранения УВХ2, а цифрового - четыре D-триггера. Триггеры задерживают передачу старшего полубайта в выходной регистр на один период тактового сигнала CLK.

Сигналы выборки, формируемые из тактового сигнала, поступают на УВХ1 и УВХ2 в разные моменты времени (рис. 7). УВХ2 переводится в режим хранения позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры и выходной регистр. Полная обработка входного сигнала занимает около двух периодов CLK, но частота появления новых значений выходного кода равна частоте тактового сигнала.

Таким образом, конвеерная архитектура позволяет существенно (в несколько раз) повысить максимальную частоту выборок многоступенчатого АЦП. То, что при этом сохраняется суммарная задержка прохождения сигнала, соответствующая обычному многоступенчатому АЦП с равным числом ступеней, не имеет существенного значения, так как время последующей цифровой обработки этих сигналов все равно многократно превосходит эту задержку. За счет этого можно без проигрыша в быстродействии увеличить число ступеней АЦП, понизив разрядность каждой ступени. В свою очередь, увеличение числа ступеней преобразования уменьшает сложность АЦП. Действительно, например, для построения 12-разрядного АЦП из четырех 3-разрядных необходимо 28 компараторов, тогда как его реализация из двух 6-разрядных потребует 126 компараторов.

Конвеерную архитектуру имеет большое количество выпускаемых в настоящее время многоступенчатых АЦП. В частности, 2-ступенчатый 10-разрядный AD9040А, выполняющий до 40 млн. преобразований в секунду (МПс), 4-ступенчатый 12-разрядный AD9220 (10 МПс), потребляющий всего 250 мВт, и др. При выборе конвеерного АЦП следует иметь в виду, что многие из них не допускают работу с низкой частотой выборок. Например, изготовитель не рекомендует работу ИМС AD9040А с частотой преобразований менее 10 МПс, 3-ступенчатого 12-разрядного AD9022 с частотой менее 2 МПс и т.д. Это вызвано тем, что внутренние УВХ имеют довольно высокую скорость разряда конденсаторов хранения, поэтому работа с большим тактовым периодом приводит к значительному изменению преобразуемого сигнала в ходе преобразования.