Кафедра Информационных технологий
Кафедра Информационных технологий
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
К КУРСОВОМУ ПРОЕКТУ
по дисциплине Архитектура ЭВМ______________________
_____________________________________________________
Тема Сетевые адаптеры. Функциональная схема и принцип работы.___________
__________________________________________________________________________________________________________
Студент Лобов А.М.
Курс 3_____ Группа 42___
Руководитель Чаусов М.В.
Зав. кафедрой Бобков С. П.
Г. Иваново, 2009 г.
содержание
Введение 3
1. Теоретическая часть 4
1.1. Принцип работы и характеристики сетевого адаптера 4
1.1.1. Принцип работы 4
1.1.2. Характеристики сетевого адаптера 7
1.2. Классификация сетевых адаптеров 10
1.3. Графическое и структурное описание 13
1.3.1. Сетевая карта ISA 13
1.3.2. Сетевая карта PCI 14
1.4. Заключение 15
2. Практическая часть 16
2.1. Задание на проектирование АЛУ 16
2.2. Проектирование операционного автомата АЛУ 17
2.2.1. Форматы входных, выходных и внутренних переменных,
с которыми оперирует АЛУ 17
2.2.2. ГСА выполняемых операций и объединенная ГСА 18
2.2.3. Структурная схема операционного автомата АЛУ 27
2.2.4. Список микроопераций. Реализуемый в операционном
автомате 29
2.2.5. Список логических условий, формируемых
в операционном автомате 30
2.2.6. Микропрограмма выполняемых в АЛУ операций
в терминах микроопераций и логических условий 31
2.3. Проектирование управляющего автомата АЛУ 35
2.3.1. Формат микрокоманд 36
2.3.2. Структурная схема управляющего автомата 37
2.3.3. Программирование ПЗУ микрокоманд 38
Заключение 40
Список литературы 41
Введение
Концентраторы вместе с сетевыми адаптерами, а также кабельной системой представляют тот минимум оборудования, с помощью которого можно создать локальную сеть. Такая сеть будет представлять собой общую разделяемую среду. Понятно, что сеть не может быть слишком большой, так как при большом количестве узлов общая среда передачи данных быстро становится узким местом, снижающим производительность сети. Поэтому концентраторы и сетевые адаптеры позволяют строить небольшие базовые фрагменты сетей, которые затем должны объединяться друг с другом с помощью мостов, коммутаторов и маршрутизаторов. Ниже более подробно будут рассмотрены сетевые адаптеры.
NIC - NetworkInterfacecard
Сетевая карта или сетевой адаптер - это плата расширения, вставляемая в разъем материнской платы (main board) компьютера. Также существуют сетевые адаптеры стандарта PCMCIA для ноутбуков (notebook), они вставляются в специальный разъем в корпусе ноутбука, или интегрированные на материнской плате компьютера, они подключаются по какой либо локальной шине. Появились Ethernet сетевые карты, подключаемые к USB (Universal Serial Bus) порту компьютера.
1. Теоретическая часть
Принцип работы
Сетевой адаптер (Network Interface Card, NIC) вместе со своим драйвером реализует второй, канальный уровень модели открытых систем в конечном узле сети — компьютере. Более точно, в сетевой операционной системе пара адаптер и драйвер выполняет только функции физического и МАС-уровней, в то время как LLC-уровень обычно реализуется модулем операционной системы, единым для всех драйверов и сетевых адаптеров. Собственно так оно и должно быть в соответствии с моделью стека протоколов IEEE 802. Например, в ОС Windows NT уровень LLC реализуется в модуле NDIS, общем для всех драйверов сетевых адаптеров, независимо от того, какую технологию поддерживает драйвер.
Сетевой адаптер совместно с драйвером выполняют две операции: передачу и прием кадра.
В процессе передачи или приема кадра выполняют семь основных операций. При передаче данных эти действия выполняются в приведенном ниже порядке, а при приеме они изменяется на противоположные.
1. Обмен данными. Данные передаются из ОЗУ компьютера адаптеру или из адаптера в память компьютера через канал ПДП. совместно используемую область памяти или с помощью программного ввода/вывода.
2. Запоминание в буфере. Пока сетевой адаптер обрабатывает данные, они хранятся в его буфере. Это позволяет плате получить доступ сразу ко всему кадру и компенсировать разницу между быстродействием сети и скоростью обработки данных компьютером.
3. Формирование кадра. Сетевой адаптер должен разбить поступившие данные на отдельные блоки (а при приеме собрать их вместе). В сетях Ethernet размер лих блоков - около 1500 байт. а вестях Token Ring кадр обычно имеет длину 4К. Пакету данных предшествовать заголовок, а в конце его записывается заключение (trailer). Заголовок и заключение вместе образуют на физическом уровне протокола «конверт». Именно на этом этапе формируется законченный и готовый к передаче кадр. (При приеме сообщения адаптер на этом этапе распечатывает конверт, удаляя заголовок и заключение).
4. Доступ к кабелю. В сети с обнаружением столкновении . например. Ethernet, сетевой адаптер до начала передачи (или повторной передачи в случае столкновения) проверяет доступность линии. В сети с передачей эстафеты адаптер дожидается получения эстафеты.(Конечно при приеме эти действия не выполняются).
5. Параллельно/последовательное преобразование. При передаче биты данных из буфера последовательно передаются в сеть (при приеме последовательно вводятся в буфер из сети).
6. Кодирование декодирование. Формируются электрические сигналы, соответствующие передаваемым данным или восстанавливаются данные из принимаемых сигналов. В адаптерах Ethernet и Tokenring используются код Манчестер.
7. Передача/прием импульсов. Электрические кодированные импульсы, образующие кадр данных, усиливаются и передаются по кабелю. (При приеме импульсы передаются вверх на этапе декодирования).
| PCI интерфейс |
| Микросхема |
| Приемопередатчик |
| Управление доступом |
| Управление приемом |
| Витая пара |
| Коаксиальный вход |
| Управление передачей |
Приёмопередатчик согласует логические сигналы формирующиеся в адаптере, с физическими сигналами в моноканале -уровнями сигналов в витых парах, бинарные сигналы в коаксиальном кабеле и световые сигналы в оптоволоконной линии и тем самым реализуют управление физическим каналом. Блок управления доступом выполняет протокол доступа к моноканалу, взаимодействуя с ним через приемопередатчик. Блок управления передачи обеспечивает вывод на прием-передачу последовательности битов в соответствующих пакетах. Блок управления приемом анализирует пакеты, передаваемые через моноканал, и выделяет пакеты, адресованные узлу, обслуживаемому адаптером. Блоки управления передачей и приемом либо имеют собственную буферную память для хранения пакетов, либо используют память ЭВМ. Четыре указанных блока образуют сетевую часть адаптера, которая связывается с ЭВМ с помощью блока сопряжения через соответствующий интерфейс ввода-вывода.
Распределение обязанностей между сетевым адаптером и его драйвером стандартами не определяется, поэтому каждый производитель решает этот вопрос самостоятельно. Обычно сетевые адаптеры делятся на адаптеры для клиентских компьютеров и адаптеры для серверов.В адаптерах для клиентских компьютеров значительная часть работы перекладывается на драйвер, тем самым адаптер оказывается проще и дешевле. Недостатком такого подхода является высокая степень загрузки центрального процессора компьютера рутинными работами по передаче кадров из оперативной памяти компьютера в сеть. Центральный процессор вынужден заниматься этой работой вместо выполнения прикладных задач пользователя.
Поэтому адаптеры, предназначенные для серверов, обычно снабжаются собственными процессорами, которые самостоятельно выполняют большую часть работы по передаче кадров из оперативной памяти в сеть и в обратном направлении. Примером такого адаптера может служить сетевой адаптер SMS Ether Power со встроенным процессором Intel i960.
Сетевая карта ISA
Сетевая карта комбинированная (BNC+RJ45), шина ISA
Одновременное использование двух разъемов недопустимо.
1 - Разъем под витую пару (RJ-45)
2 - Разъем для коаксиального провода (BNC)
3 - Шина данных ISA
4 - Панелька под микросхему BootROM
5 - Микросхема контроллера платы (Chip или Chipset)
Микросхема ПЗУ "BootROM" предназначена для загрузки операционной системы компьютера не с локального диска, а с сервера сети. Таким образом можно использовать компьютер вовсе не имеющий установленных дисков и дисководов. Иногда это полезно с точки зрения безопасности ( не принести, не унести), иногда с точки зрения экономии. Для установки BootROM на сетевой карте предусмотрена панелька под Dip корпус. Микросхема загрузки должна соответствовать сетевой карте.
Сетевая карта PCI
32-х разрядные сетевые адаптеры. Если имеется поддержка PCI BUS-Mastering (PCI-Bus-Master-Mode), то это позволяет уменьшить нагрузку на процессор.
1 – Разъем под витую пару (RJ-45)
3 – Шина данных PCI
4 – Панелька под микросхему BootROM
5 – Микросхема контроллера платы
Заключение
1) От производительности сетевых адаптеров зависит производительность любой сложной сети, так как данные всегда проходят не только через коммутаторы и маршрутизаторы сети, но и через адаптеры компьютеров, а результирующая производительность последовательно соединенных устройств определяется производительностью самого медленного устройства.
2) Сетевые адаптеры характеризуются типом поддерживаемого протокола, производительностью, шиной компьютера, к которой они могут присоединяться, типом приемопередатчика, а также наличием собственного процессора, разгружающего центральный процессор компьютера от рутинной работы.
3) Сетевые адаптеры для серверов обычно имеют собственный процессор, а клиентские сетевые адаптеры — нет.
4) Современные адаптеры умеют адаптироваться к временным параметрам шины и оперативной памяти компьютера для повышения производительности обмена «сеть—компьютер».
Практическая часть
Задание на проектирование АЛУ
Вариант 2-23
Разработать арифметико-логическое устройство, реализующее операции алгебраического сложения/вычитания в дополнительных кодах и конъюнкции и отображающее признаки результата: OV – признак арифметического переполнения, и P – признак четности числа единиц в результате. Тип управляющего автомата – программируемая логика, различные форматы для операционных микрокоманд и микрокоманд перехода, естественная адресация.
С которыми оперирует АЛУ
Исходные данные (операнды) поступают в формате 16-разрядных двоичных чисел с фиксированной запятой, представленных в прямом коде 
, 
, причем нулевой разряд является знаковым и запятая фиксирована после знакового разряда.
В логических операциях положение запятой и знак игнорируются, операции выполняются над 16-разряднвми двоичными векторами.
Результат операции должен быть представлен в той же форме: 
.
Для промежуточного хранения результата будут использоваться переменные 
, 
, 
.
, 
, 
, 
, 
, 
- модули чисел;
OV – признак арифметического переполнении;
P – признак четности числа единиц в результате;
О–тип выполняемой операции (1- алгебраическая; 0- логическая);
О*– тип алгебраической операции (1- вычитание; 0- сложение).
Рисунок 2.1. Граф-схема алгоритма сложения/вычитания в дополнительных кодах
| начало |
 |
 |
 |
 |
 |
 |
| конец |
 |
 |
 |
 |
| 1 (да) |
| 0(нет) |
Рисунок 2.2. Граф-схема алгоритма конъюнкции
 |
| начало |
 |
| |
 |
| |
| |
| |
 |
| |
| |
| |
 |
 |
| О* |
 |
 |
 |
 |
| |
| IV |
 |
 |
 |
| V |
| |
 |
| |
 |
 |
 |
| |
 |
 |
| VI |
 |
 |
| VII |
| |
 |
| |
 |
 |
 |
| |
 |
 |
 |
| IV |
| VI |
| |
 |
| |
 |
| |
| |
| |
| |
| |
| |
 |
| |
 |
 |
 |
| |
 |
 |
| VII |
| VIII |
| VIII |
| V |
| |
| |
 |
 |
| |
 |
| c15 |
 |
| |
| конец |
Рисунок 2.3. Объединенная граф-схема алгоритма
Таблица 2.1. Список микроопераций, реализуемый в ОА
| Микрооперация | Действие |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 | C=D |
 | OV=1 |
 |  |
 |  |
 |  |
 |  |
 | OV=0 |
 | n=n-1 |
 |  |
Таблица 2.2. Список логических условий, реализуемых в ОА
| Логическое условие | Действие |
 | F=1 |
 | F*=1 |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 |  |
 | |
Рисунок 2.5. Микропрограмма выполняемых в АЛУ операций в терминах микроопераций и логических условий
Формат микрокоманд
При проектировании данного УА будем использовать различные форматы для операционных микрокоманд и микрокоманд перехода и естественную адресацию.
Поскольку структура операционного автомата такова, что в каждый такт дискретного времени выполняется не более одной операции, будем использовать вертикальный способ кодирования микроопераций.
При вертикальном способе кодирования в поле микроопераций помещается номер выполняемой микрооперации. При этом количество разрядов N, которое следует предусмотреть в поле микроопераций, определяется выражением: 
.
В нашем случае 
.
Определим разрядность кода логического условия:
.
Поле адреса определяется объёмом памяти микропрограмм. Учитывая, что количество вершин в микропрограмме 47, а логических условий 23, то для поля адреса в микрокоманде стоит отвести разрядов: 
.
Формат операторной микрокоманды:
| Y | |
Формат микрокоманды переадресации:
| Х | А0 | |
Кодировка микроопераций и логических условий приведена в таблице 2.3.
Таблица 2.3. Таблица кодирования микроопераций и логических условий
| код | Y | код | X |
 | |||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | | ||
| | - | ||
| | - | ||
| | - | ||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
| | |||
 | |||
 |
Рисунок 2.7. Структурная схема управляющего автомата
Таблица 2.4. Содержимое ПЗУ микропрограмм
| Адрес | Y | X | A0 | |
| 0000000(0) | 1000010(68) | |||
| 0000001(1) | 0000011(3) | |||
| 0000010(2) | ||||
| 0000011(3) | 0001101(13) | |||
| 0000100(4) | ||||
| 0000101(5) | ||||
| 0000110(6) | ||||
| 0000111(7) | ||||
| 0001000(8) | ||||
| 0001001(9) | 0000101(5) | |||
| 0001010(10) | ||||
| 0001011(11) | ||||
| 0001100(12) | ||||
| 0001101(13) | 0010111(23) | |||
| 0001110(14) | ||||
| 0001111(15) | ||||
| 0010000(16) | ||||
| 0010001(17) | ||||
| 0010010(18) | ||||
| 0010011(19) | 0001111(15) | |||
| 0010100(20) | ||||
| 0010101(21) | ||||
| 0010110(22) | ||||
| 0010111(23) | ||||
| 0011000(24) | 0100000(32) | |||
| 0011001(25) | ||||
| 0011010(26) | ||||
| 0011011(27) | ||||
| 0011100(28) | ||||
| 0011101(29) | ||||
| 0011110(30) | ||||
| 0011111(31) | 0011011(27) | |||
| 0100000(32) | ||||
| 0100001(33) | ||||
| 0100010(34) | 0111111(63) | |||
| 0100011(35) | 0100101(37) | |||
| 0100100(36) | 0111101(61) | |||
| 0100101(37) | ||||
| 0100110(38) | 0101101(45) | |||
| 0100111(39) | ||||
| 0101000(40) | ||||
| 0101001(41) | 0111011(59) | |||
| 0101010(42) | ||||
| 0101011(43) | ||||
| 0101100(44) | 0111001(57) | |||
| 0101101(45) | ||||
| 0101110(46) | ||||
| 0101111(47) | ||||
| 0110000(48) | 0110011(51) | |||
| 0110001(49) | 0110111(55) | |||
| 0110010(50) | ||||
| 0110011(51) | ||||
| 0110100(52) | ||||
| 0110101(53) | 0110000(48) | |||
| 0110110(54) | ||||
| 0110111(55) | ||||
| 0111000(56) | 0110011(51) | |||
| 0111001(57) | 0101101(45) | |||
| 0111010(58) | 0101001(41) | |||
| 0111011(59) | ||||
| 0111100(60) | 0101010(42) | |||
| 0111101(61) | ||||
| 0111110(62) | 0101101(45) | |||
| 0111111(63) | 1000000(65) | |||
| 0111111(64) | 0100101(37) | |||
| 1000000(65) | 0100101(37) | |||
| 1000001(66) | ||||
| 1000010(67) | 0101101(45) | |||
| 1000011(68) | ||||
| 1000100(69) | 1001100(78) | |||
| 1000101(70) | 1000110(72) | |||
| 1000110(71) | ||||
| 1000111(72) | ||||
| 1001000(73) | ||||
| 1001001(74) | ||||
| 1001010(75) | ||||
| 1001011(76) | 1000010(68) | |||
| 1001100(77) | 0101110(46) | |||
| 1001101(78) | ||||
| 1001110(79) | 1000110(72) |
Заключение.
В ходе выполнения курсовой работы мной было спроектировано арифметико-логическое устройство, выполняющее алгебраическое сложение и вычитание и выполняющий отношение конъюнкции.
Список литературы
1. Жмакин А. П. Архитектура ЭВМ. – СПб.: БХВ-Петербург, 2008.
2. Википедия(http://ru.wikipedia.org)
Кафедра Информационных технологий
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
К КУРСОВОМУ ПРОЕКТУ