Вопрос 20. Применение логического моделирования к синтезу тестов.

Синхронные схемы– работа которых разбита во времени на такты.

Нижней границей продолжительности такта является длительность переходного процессасмены входных наборов схемы.

Причинами состязания сигналов могут послужить:

Множество прохождения сигналов от входов к выходам

Неодинаковая продолжительность прохождения сигналов по схеме, во время смены входных наборов.

Состязание сигналов приводит к тому, что на выходе схемы может появиться сигнал, не предусмотренный логикой функционирования, вероятность появления такого ложного импульса называется “риском сбоя”.

Различают следующие виды методов логического моделирования:

Асинхронное событийное моделирование;

Троичное моделирование.

Асинхронное событийное моделирование

В основе метода лежит метод математического моделирования вычислительного процесса, протекающего в цифровой схеме. Каждый элемент вносит задержку в распространении сигнала, которая равна единице либо более единицам времени.

Математическая модель – последовательность уравнений, описывающая функции отдельных элементов в порядке возрастания их удаления от входа схемы.

Метод моделирует переходной процесс при смене входных наборов.

Суть метода:

Вначале устанавливается значения исходного входного набора в соответствии со значениями первого входного набора;

Далее, определяется полный набор для второго входного набора;

На оси времени откладываются моменты, соответствующие удалению (по времени распространения сигнала) элементов схемы от её выхода.

Моделирование завершается после заполнения полного набора для последнего момента времени. При этом определяются значения на выходах элементов схемы во все моменты времени.

Пример:

Входные наборы:

1: 01010

2: 10000

Математическая модель:

10=4Ú8ÚØ9;

9=Ø(7Ú10);

8=1Ù6Ù7;

7=Ø(4Ù5);

6=2Ú3;

11=10.

Результаты моделирования:

Номер набора	Номера входов
				10,11

Видно, что на выходе схемы образуется последовательность значений 01011, что приводит к ложному импульсу.

Троичное моделирование

В данном методе кроме значений сигналов “0” и “1” используется так же третий сигнал “1/2”, который означает изменение сигнала с “0”->”1” или “1”->”0”.

Троичное моделирование предназначено, для определения состязаний в цифровой схеме, когда набор входных значений X₁еняется на X₂

Моделирование выполняется следующим образом:

Выходам всех схем приписываются значения “1/2”;

на входы схемы подаются последовательно наборы X₁, X_1/2 и X₂.

При моделировании цифровых схем с памятью возможна многократная обработка одних и тех же элементов. Подобная обработка выполняется до тех пор, пока на выходах элементов не появятся устоявшиеся значения “0”, “1”, “1/2”.

Так как используется троичное моделирование, то применяются тождества в троичной логике :

XÙ0=0; XÙ1=X;

XÚ0=X; XÚ1;

ØX=1-X;

Остальные логические операции могут быть выведены через базис дизъюнкции, конъюнкции и отрицания, приведенный выше.

Результатом моделирования является тройка значений, установившихся на выходе элемента, при подаче на вход последовательно наборы X₁,X_1/2, X₂.

Комбинации вида “0,0,0” и “1,1,1” свидетельствуют о том, что выход элемента принимает определённое значение, и состязания при смене входных наборов не происходит.

Комбинации вида “0,1/2,0” “1,1/2,1” свидетельствуют о том, что возможно появление ложного импульса.

Комбинации вида “0,1/2,1/2” “1/2,1/2,1/2” и аналогичные, указывают на то, что возможны неопределённые значения или на возникновение генератора режима в контуре обратной связи.

Пример:

Входные наборы	Входы схемы	Выходы схемы
X1				½	½	½	½	½
X1,2	½	½	½
			½	½	½	½	½
X2				½	½	½	½	½
			½			½	½

Выходы элементов 5 и 6 сл.: “0, ½,0”, и “1, ½,0”, что указывает на возможность ложного импульса.