Проектирование формирователя сигналов на

«ЖЕСТКОЙ» ЛОГИКЕ

Проектирование формирователя включает в себя следующие этапы:

1. Определение цифровых последовательностей на входах ЦАП;

2. Синтез преобразователя кодов;

3. Синтез счетчика импульсов;

4. Выбор и расчет схемы генератора тактовых импульсов;

5. Выбор схемы цифро-аналогового преобразователя;

6. Составление полной принципиальной схемы формирователя;

7. Расчет задержки прохождения сигналов и потребляемой формирователем мощности.

Определение цифровых последовательностей на входах ЦАП

Для того, чтобы ЦАП мог формировать аналоговые напряжения необходимой величины U(i), на его цифровые входы необходимо подавать пропорциональные этим напряжениям двоичные коды Y(i)(см. рис. 1.1). Для определения этих кодовых комбинаций найдём напряжение , соответствующее единице младшего значащего цифрового разряда на входе ЦАП, как

,(2.1)

гдеUmin и Umax - минимальное и максимальное напряжения на выходе ЦАП,

n - разрядность используемого ЦАП. Для всех вариантов задания будем считать, что разрядность ЦАП равна 8, а значения Umin и Umax выбираются по таблице 1.3.

Значения цифрового кода Y(i) вычисляются по формуле:

, (2.2)

где int[a] - целая часть числа a , n - разрядность ЦАП.

Второе слагаемое учитывает начальное смещение цифрового кода, так как последний является только положительным, а напряжение на выходе ЦАП может иметь различную полярность. Для заданных значений Umin, Umax и n= 8 его значение постоянно и равно 128.

Для определения цифровых последовательностей Y8Y7Y6Y5Y4Y3Y2Y1необходимо воспользоваться соотношением:

Y(i) =2⁷*Y8 +2⁶*Y7 +2⁵*Y6 +2⁴*Y5 +2³*Y4 +2²*Y3 +2¹*Y2 +2⁰*Y1, (2.3)

т.е. перевести значения цифрового кодаY(i) в двоичную систему счисления.

Пример : Для вариантов задания с В = 0 имеем: в соответствии с (2.1) напряжение младшего значащего разряда

.

По выражениям (2.2) и (2.3) вычисляем значения цифровых кодов Y(i) в десятичном и двоичном эквиваленте:

;

;

------------ ---------------------------------------------------

;

Заполним полученными значениями кодов на входах ЦАП Y(i)два правых столбца таблицы 1.4. Эта таблица является таблицей исходных данных для дальнейшего проектирования формирователя сигналов.

Синтез преобразователя кода

Согласно схеме, показанной на рис.1.1, восьмиразрядные кодовые комбинации Y(i)формируются преобразователем кода из четырехразрядных кодовых комбинаций Q4Q3Q2Q1, получаемых на выходе счетчика. Таблица 1.4 связывает сигналы на входе преобразователя кода Q4Q3Q2Q1 с выходными сигналами Y8Y7Y6Y5Y4Y3Y2Y1 и является таблицей истинности КЦУ с четырьмя входами и восемью выходами.

В процессе синтеза преобразователя кода необходимо:

· минимизировать логические функции Y1=f(Q4,Q3,Q2,Q1), Y2=f(Q4,Q3,Q2,Q1), ... , Y8=f(Q4,Q3,Q2,Q1)методом карт Карно, используя покрытие единиц или нулей карты. При этом следует иметь в виду, что эти функции являются не полностью определенными.

· - преобразовать минимизированные логические выражения в базис И-НЕ для четных иИЛИ-НЕ для нечетных вариантов (значение буквы А в коде выбора варианта).

· - построить функциональную и принципиальную схемы преобразователя кодов, выбрав для реализации логических функции такие варианты, которые требуют минимального числа корпусов интегральных микросхем (ИМС) ТТЛ серий К155, К555, К1533.

Недостающие сведения о синтезе подобных КЦУ можно найти в [ 1 ], [ 4 ],

[ 5 ], [ 8 ], [ 11 ].

Синтез счётчика импульсов

В качестве счётчика импульсов целесообразно использовать интегральную микросхему К555ИЕ7, обозначение и схема включения которой показана на рис. 2.1. Это четырехразрядный асинхронный реверсивный счётчик с возможностью предустановки. Модуль счета счетчика 16, т.е. при работе в режиме счета он последовательно переходит из одного состояния в другое начиная с состояния 0₁₀ = 0000₂ и заканчивая состоянием 15₁₀ = 1111₂.

Выводы счетчика имеют следующее назначение:

Входы "D1", "D2", "D4" и "D8" предназначены для предварительной установки состояния счетчика. На эти выводы подается четырехразрядная кодовая комбинация, которую можно загрузить в счетчик.

Вход "L" -вход разрешения предустановки. При подаче логического "0" установленная на входах предустановки комбинация записывается в триггеры счетчика и появляется на выходах.

Входы"+1" и "-1" - суммирующий и вычитающий входы счетчика соответственно. Срабатывание счетчика происходит при положительном перепаде напряжения на одном из входов. При этом на неиспользуемый вход должен подаваться уровень логической "1".

Вход "R" - асинхронный вход сброса всех триггеров счетчика в состояние 0. Сброс осуществляется подачей логической "1".

Выходы "1", "2", "4", "8" - прямые выходы разрядов счетчика.

На выходах ">=15" и "<=0" - формируются сигналы логического "0" при достижении максимального и минимального состояний счетчика соответственно.

Напряжение питания счетчика +5 В, потребляемый ток 34 мА.

Максимальная тактовая частота25 МГц, время установки кода счетчика около 40 нс.

Исходные данные для синтеза счетчика берем из таблицы 1.4. Для рассматриваемого варианта счетчик должен работать в режиме сложения, иметь 11 состояний, начальное состояние счетчика M(0) = 2, конечное состояние счетчикаM(10) = 12. Принцип синтеза счетчиков с произвольным модулем счета заключаются в исключении из работы "лишних" состояний. Для рассматриваемого варианта требуется исключить из работы 5 "лишних" состояний, что можно осуществить с помощью принудительной установки счетчика в начальное состояние M(0) = 2 вместо состояния M(10+1) = 13. Такую принудительную установку можно выполнить, если на входы предустановки подать код начального состояния счетчика, а в момент перехода счетчика в состояние M(10+1) = 13 сформировать сигнал разрешения предустановки. Сигнал разрешения предустановки формируется схемой предустановки, которая по сути является дешифратором числа 13 (См. рис. 2.1).

Для синтеза схемы предустановки составим таблицу истинности ее работы, исходя из следующих предположений: логический 0, необходимый для разрешения предустановки, должен появляться на ее выходе только в момент времени, когда счетчик находится в состоянии М(10+ 1) = 13. Это значит, что для любых других состояний счетчика на выходе схемы предустановки должна формироваться логическая 1. Таким образом, таблица истинности будет иметь вид таблицы 2.1.

Рис. 2.1. Схема включения ИМС и принцип построения счетчиков с произвольным модулем счета

Табл.2.1. Таблица истинности

схемы предустановки

Входные сигналы   Q4 Q3 Q2 Q1	Выходной сигнал Yпу
1 1 0 1
остальные комбинации

Записав по этой таблице логическое выражение в СКНФ получим:

___ ___ ___

или, перейдя в базис И-НЕ, .

Временные диаграммы работы счетчика в этом режиме показаны на рис.2.2.

Рис.2.2. Временные диаграммы работы счетчика

Согласно задания, счетчик имеет два дополнительных входа: X1- вход установки начального состояния и X2- вход остановки счета. Это значит, что при подаче на входыX1и X2активных логических уровней должна происходить установка начального состояния счетчика и остановка счета соответственно. Причем эти входы должны обладать наивысшим приоритетом по сравнению с другими. Поскольку установка начального состояния происходит с помощью механизма предустановки, то по сигналу X1 должен формироваться сигнал разрешения предустановки, который следует подать на вход "L" счетчика. Его формирование происходит в схеме установки начального состояния. Остановку счета можно произвести, если прекратить подачу импульсов на счетный вход счетчика по сигналу X2. Это осуществляется в схеме остановки счета. Таким образом, функциональная схема счетчика принимает вид, показанный на рис. 2.3.

Синтез схем установки начального состояния и остановки счетаосуществляется обычным образом: составляется таблица истинности для каждого выходного сигнала, на основании которой записываются минимизированные логические выражения. Полученные выражения переводятся в логический базис, согласно своего варианта задания, и затем строится схема устройств на выбранных элементах ТТЛ серии.

При синтезе следует принять, что для четных вариантов активными уровнями сигналовX1иX2являются уровни логического 0, а для нечетных вариантов - логической 1.

Рис.2.3. Функциональная схема синтезируемого счетчика