Правила проектирования топологии Мида-Конвей

Одной из основных задач, стоящих перед проектировщиками и изготовителями ИС, является уменьшение минимального расстояния, в пределах которого можно реализовать компоненты ИС. Разработчик топологии, как правило, использует параметр размераλ. Параметр λсоответствует максимальному значению смещения границы топологического элемента, которое может возникнуть при его формировании на кристалле. Технологический уровень изготовления ИС характеризуется именно этим параметром– проектной нормой.

Важным шагом на пути упрощения процесса проектирования топологии ИС явились правила, разработанные Мидом и Конвей. По сути, они являются реализацией известного метода наихудшего случая. Следуя правилам, разработчик должен быть уверен, что его проект будет реализован. При выполнении этих правил не должна измениться связность исходных графов.

Некоторые правила Мида-Конвей:

· Минимальная ширина проводников.

Проводники в поликремниевых и диффузионных слоях должны иметь ширину не менее 2λ. Ширина металлических проводников должна составлять не менее 2λ, а между диффузионными и металлическими проводниками – 3λ.

· Электрическое соединение проводников

Для электрического соединения проводников, расположенных в различных слоях необходимо создать контактные окна. Например, контакт металл – поликремний создаётся на участке из металлического и поликремниевого слоёв с размером 4λ×4λ, внутри которого в этих слоях создаётся контактное окно размером 2λ×2λ и т.д.

Следует отметить, что расположение отдельных базовых элементов сильно влияет на динамические характеристики элементов библиотек ИС. В свою очередь, расположение библиотечных элементов на кристалле сильно влияет на динамические характеристики ИС. Поэтому с ростом степени интеграции. возрастает роль экстракции и, соответственно, общая трудоёмкость работ.

В заключение следует отметить, что чем выше технические требования к ИС, тем сильнее взаимосвязь этапов проектирования

11.3. Проверка на КТО

В процессе проектирования проверяется:

· Нет ли фигур с размерами, ниже допустимого;

· Не меньше ли заданного расстояния между фигурами;

· Не меньше ли требуемого зазор между совмещаемыми фигурами смежных слоёв и т.д.

11.4. Проверка соответствия топологии кристалла электрической схеме

Сравнивается электрическая схема, соответствующая разработанной топологии с исходной. Из-за близкого расстояния между физическими структурами кристалла возникают паразитные элементы, например, ёмкости. Процесс обнаружения этих элементов и их параметров называется экстракцией.

Примечание: проектирование схем на МДП – транзисторах по сравнению со схемами на биполярных транзисторах является более простой задачей. Это связано, в частности, с тем, что МДП – транзистор, в отличие от биполярного, не имеет жёсткой топологической модели. На этапе схемотехнического моделирования в модели можно менять длину и ширину канала, а на этапе топологического моделирования – форму транзистора. Кроме того, между МДП – транзисторами не требуются изоляционные слои (охранные кольца).

При проектировании топологии вначале разрабатывают эскизный вариант. Для этого принципиальную электрическую схему перечерчивают таким образом, чтобы выводы располагались в необходимой последовательности, а все элементы соединялись с минимальным числом пересечений. Далее определяют число изолированных областей. Получив приемлемый эскиз, разрабатывают предварительный вариант топологии. При этом топологию вычерчивают в масштабе 100: 1; 200: 1; 500: 1 или 600: 1 с учетом всех данных, требований и ограничений, зависящих от точности воспроизведения фотолитографии, ухода геометрических размеров при диффузии и применять групповой метод компоновки элементов.

Одной из важных задач проектирования топологии интегральных микросхем является минимизация тепловой обратной связи в кристалле. Интегральные транзисторы дифференциальных пар, особенно входного каскада, стремятся располагать на одинаковых изотермах теплового поля, создаваемого мощными выходными каскадами. Иногда для уменьшения температурного дрейфа входных параметров, характеризующих электрический разбаланс, дополнительно включают транзисторы с перекрестным расположением в кристалле. При использовании на входе ОУ МДП – транзисторов применяют специальную топологию транзисторов, улучшающую их идентичность.

– Ваше Величество, они хотели….

–Ну, всё ясно – отрубите им головы.

– Я этого письма не писал. Там нет моей подписи.

– Тем хуже! Значит, ты что-то худое задумал. Иначе подписался бы!

Льюис Кэрролл, «Алиса в Стране чудес»

Лекция 12

САПР Synopsys

САПР Synopsys обеспечивает разработку СБИС и СнК на всех этапах маршрута проектирования на основе КМОП технологии. Маршрут проектирования включает в себя три основных уровня:

Системный уровень

Обеспечивает этапы создания алгоритмической модели и её верификации; создание модели уровня транзакций, т.е.модели макроархитектуры и её верификация; создание модели СнК как ТЗ для проектирования системы