Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1

Заданные логические схемы собирают из набора миниблоков, используя рекомендации эксперимента 3.1.

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru

Входные сигналы логической функции Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru , Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru , Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru , Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru задают тумблерами 0, 1, 2 и 3, с номерами, соответствующими индексам переменных. Значение логической функции на выходе цепи Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru определяют по индикатору логических уровней. Переключатель индикатора логических уровней устанавливают в положение «ТТЛ 5 В». Входы неиспользуемых элементов подключают к шинам питания 0 или +5 В.

Перечень аппаратуры

Обозначение Наименование Тип Параметры
G1 Однофазный источник питания ~ 220 В / 16 А
А1 Блок испытания цифровых устройств Индикаторы и источники логических сигналов. Питание +5 В, 1 А
  Набор миниблоков 600.11 24 миниблока

Указания по проведению эксперимента

  • Убедитесь, что устройства, используемые в эксперименте, отключены от сети электропитания.
  • Соедините аппаратуру в соответствии со схемой электропитания.
  • Соберите исследуемую логическую цепь на наборном поле блока испытания цифровых устройств А1.
  • Включите устройство защитного отключения и автоматический выключатель в однофазном источнике питания G1.
  • Включите выключатель «СЕТЬ» блока испытания цифровых устройств А1.
  • Протестируйте работу логической схемы. При необходимости изменения исследуемой схемы отключите выключатель «СЕТЬ» блока испытания цифровых устройств А1, измените схему, включите выключатель «СЕТЬ».
  • По результатам тестирования заполните таблицы истинности для схем, реализующих левую и правую части проверяемого равенства.

Таблица истинности для логической функции двух переменных.

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru        

Таблица истинности для логической функции трех переменных.

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru                

Таблица истинности для логической функции четырех переменных.



Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru
Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru                                

Сравните таблицы истинности для левой и правой частей равенства и убедитесь в выполнении законов алгебры логики.

  • По завершении работы отключите выключатель «СЕТЬ» блока программируемого реле А1 и автоматический выключатель в однофазном источнике питания G1.

3.3. Одноразрядные полусумматор и сумматор

- Логические схемы

- Схемы электрические соединений

- Перечень аппаратуры

- Указания по проведению эксперимента

Логические схемы

Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. В эксперименте тестируются двоичные одноразрядные полусумматор и сумматор.

Полусумматор, характеризуется наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд). Полусумматор не имеет входа переноса из предыдущего разряда. Логическая функция, реализуемая полусумматором, имеет вид

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru ,

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru ,

где Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru , Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru - одноименные разряды слагаемых;

s- сумма Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru и Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru по модулю 2 (Искл. ИЛИ);

p- перенос в старший разряд (И).

Логическая схема полусумматора приведена на рисунке.

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru

Полный одноразрядный двоичный сумматор, характеризуется наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд). Логическая функция полусумматора имеет вид

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru ,

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru ,

где Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru , Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru - одноименные разряды слагаемых;

s- сумма Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru и Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru с учетом переноса;

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru - перенос из предыдущего разряда;

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru - перенос в старший разряд.

Логическая схема сумматора приведена на рисунке.

Схема для тестирования комбинационного узла на наборном поле блока испытания цифровых устройств А1 - student2.ru

Схемы электрические соединений

Наши рекомендации