Устройства обработки частотных и временных импульсных сигналов

Устройства обработки частотных и временных импульсных сигналов в настоящее время находят широкое применение в системах управления техническими объектами. Эти сигналы имеют частотно-импульсную и временно-импульсную модуляцию. Основными элементами устройств обработки являются всевозможные счетчики. Они выполняют функции сумматора, на которые слагаемые, представленные импульсным единичным кодом, поступают единичными приращениями. В общем случае аргументы функции могут поступать на устройство обработки единичными, разрядными приращениями и полными значениями.

Для обработки сигналов с частотной и временной импульсной модуляцией разработаны универсальные преобразователи: двоичный умножитель и двоичный делитель. С помощью этих преобразователей могут быть реализованы практически любые математические операции.

Двоичным умножителем называется устройство, реализующее функцию вида

f_z = f_xN_y.

Принципиальная схема двоичного умножителя приведена на (рис. 15.5). Величина х, представленная импульсной последовательностью с частотой f₀, поступает на вход счетчика-делителя СТ1, состоящего из триггеров DD4. На выходе каждого разряда СТ1 формируются серии импульсов с частотами f₀2^‒1, f₀2^‒2..., f₀2^‒n, где n — число разрядов в счетчиках CT1 и СТ2. На счетный вход Т-триггера DD1 счетчика-регистратора СТ2 поступает величина y, представленная импульсной последовательностью, которая формирует в нем за время T₀ код N_y. Код N_y может вводиться в СТ2 и параллельно. Выходы младшего СТ2 и старшего СТ1 разрядов подключены к элементу И (DD2); аналогично и остальные разряды счетчиков подключены к соответствующим элементам И, выходы которых объединены элементом ИЛИ (DD3). Через элементы DD2 проходят импульсы, если соответствующие триггеры СТ2 находятся в состоянии «1». Подключение единичных выходов триггеров СТ1 к элементам DD2, а нулевых выходов — к триггерам старшего разряда обеспечивает несовпадение разрядных импульсов переноса на входе элемента DD3.

Число импульсов N на выходе двоичного умножителя без учета неравномерности периодов следования выходных импульсов за время T можно определить по формуле

N_z = T₀(a_nf₀2^‒n + a_n‒1f₀2^‒(n‒1) + ... + a₁f₀2^‒1) = N_y,

где a₁..., a_n — коэффициенты, равные соответственно 0 или 1; N_y — число в счетчике-регистраторе СТ2 в двоичном коде, сформированное за время T₀.

Средняя частота следования импульсов на выходе двоичного умножителя определяется выражением

f_z = f₀N_y/2ⁿ или f_z = f_xN_y,

где f_x = f₀/2ⁿ.

Из полученного выражения следует, что двоичный умножитель может использоваться как преобразователь двоичного кода числа N_y в частоту следования импульсов f_z.

Двоичные умножители находят широкое применение в измерительной технике для построения измерительных преобразователей и устройствах обработки информации и управления. Они используются также для построения генераторов с заданным законом изменения частоты в системах регулирования. Двоичный умножитель выпускается в промышленности в виде микросхемы.

Двоичным делителем называется устройство, реализующее функцию преобразования вида

f_z = f₀/N_y.

Принципиальная схема двоичного делителя представлена на (рис. 15.6). В регистр RG, состоящий из D-триггеров DD1, заносится код N_y. В качестве регистра RG может использоваться счетчик. По сигналу с выхода счетчика CT, состоящего из D-триггеров DD2, обратный код определяется выражением

N_y = 2ⁿ ‒ N_y,

где n — число разрядов счетчика.

Следующий импульс на выходе появится через интервал T₀ = t₀N_y, где t₀ = 1/f₀. Двоичные делители являются преобразователями кода во временной интервал. Они могут использоваться для формирования временной задержки сигналов и в качестве фазовращателей. На двоичном двигателе, так же как и на двоичном умножителе, могут быть построены преобразователи частота—код с предельным быстродействием.