Оперативное запоминающее устройство

На рисунке 5.1 приведена типичная структура микросхемы ОЗУ.

Рисунок 5.1. Типичная структура микросхемы ОЗУ.

Информация хранится в накопителе. Он представляет собой матрицу, составленную из элементов памяти (ЭП), расположенных вдоль строк и столбцов. Элемент памяти может хранить 1 бит информации (лог.0 либо лог.1). Кроме того, он снабжён управляющими цепями для установки элемента в любой из трёх режимов: режим хранения, в котором он отключается от входа и выхода микросхеме, режиме чтения, в котором содержащаяся в ЭП информация выдаётся на выход микросхемы, режиме записи, в котором в ЭП записывается новая поступающая со входа микросхемы информация.

Каждому ЭП приписан номер, называемый адресом элемента. Для поиска требуемого ЭП указывается строка и столбец, соответствующие положению ЭП в накопителе. Адрес ЭП в виде двоичного числа принимается по ширине адреса в регистр адреса. Число разрядов адреса связано с ёмкостью накопителя. Число строк и число столбцов накопителя выбираются равными целой степени двух. И если число строк Nстр= и число столбцов Nст= , то общее число ЭП (емкость накопителя)

N=Nстр*Nст= * = =

где n=n1+n2 – число разрядов адреса, принимаемого в регистр адреса.

Например, при емкости N=210=1024 число разрядов адреса n=10; при этом выбирается n1=n2=n/2=5, в этом случае число строк и число столбцов накопителя = =32.

Разряды регистров адреса делятся на две группы: одна группа из n1 разрядов определяет двоичный номер строки, в которой в накопителе расположен ЭП, другая группа из n2 разрядов – двоичный номер столбца, в котором расположен выбираемый ЭП. Каждая группа разрядов адреса подается на соответствующий дешифратор: дешифратор строк и дешифратор столбцов. При этом каждый из дешифраторов создает на одной из своих выходных цепей уровень лог.1 (на остальных выходах дешифратора устанавливается уровень лог.0), выбранный ЭП оказывается под воздействием уровня лог.1 одновременно по цепям строки и столбца. При чтении содержимое ЭП выдаётся на усилитель чтения и с него – на выходной триггер (Т) и выход микросхемы. Режим записи устанавливается подачей сигнала на вход разрешения записи (РЗ). При уровне лог.0 на входе РЗ открывается усилитель записи и бит информации со входа данных поступает в выбранный ЭП и запоминается в нем.

Указанные процессы происходят в том случае, если на входе выбора кристалла (ВК) действует активный уровень лог.0.При уровне лог.1 на этом входе на всех выходах дешифратора устанавливается уровень лог.0 и ЗУ оказывается в режиме хранения.