Кф1015пл3а, кф1015пл3б

При монтаже микросхемы необходимо предусматривать меры по ее защите от статического электричества - жало паяльника с рабочим напряжением 6...12 В необходимо "заземлить", а монтажник должен надеть антистатический браслет.

Включать микросхему необходимо в строго определенной последовательности - сначала напряжение питания, затем все остальные сигналы. Допускается одновременная подача питания и внешних сигналов.

Программирование коэффициентов деления тракта программируемого делителя частоты и делителя образцовой частоты выполняют с помощью управляющего слова, подаваемого на входы приемного и буферного регистра (выв. 7, 8, 10) в последовательном двоичном коде с генератора информационного слова - микропроцессора или контроллера (рис. 3). Формат управляющего слова и осциллограммы управляющих сигналов представлены на конкретном примере рис. 4 и табл. 1.

Первыми в приемный регистр вводят биты 1-3 слова, определяющие выбор коэффициента деления Nо (табл. 2). Биты вводят последовательно, начиная с первого. В табл. 2 даны два варианта частотной сетки для двух значений образцовой частоты F_о.

Биты 4-20 определяют в двоичном коде коэффициент деления N тракта программируемого делителя (4-й бит - старший). Скорость введения информации в приемный регистр - не более 5 Мбод. Логические уровни управляющих сигналов по выв. 7, 8, 10, 13: низкий - менее 0,3 U_пит, высокий - более 0,7 U_пит.

Фиксация информации в каждом разряде приемного регистра происходит по минусовым перепадам тактовых импульсов. Длительность импульсов разрешения перезаписи информации из приемного регистра в буферный - не менее 50 нс. Длительность фронта и спада управляющих сигналов на выв. 7, 8, 10 - не более 20 нс.

Выходные импульсы программируемого делителя частоты имеют низкий уровень, их длительность t_пд = 32 Т_ВЧ, где Т_ВЧ - период ВЧ входного сигнала на входе усилителя-формирователя. Длительность выходных импульсов делителя образцовой частоты равна периоду входного сигнала образцового генератора, уровень - высокий.

При наличии мощных импульсных помех по входам или цепям питания микросхемы для устранения возможности возникновения "тиристорного эффекта" рекомендуется включать последовательно в цепь плюсового вывода питания (выв. 9) ограничительный резистор сопротивлением 50...100 Ом. Нестабильная работа программируемого делителя может быть вызвана слишком большой амплитудой ВЧ сигнала на входе. Заметим здесь, что наличие на входе усилителя-формирователя постоянного напряжения 0,5U_пит (при отсутствии ВЧ сигнала) может служить признаком его работоспособности.

Указанный в перечне основных характеристик интервал коэффициентов деления тракта программируемого делителя частоты реально шире - от минимально возможного, равного 62, вплоть до 992 микросхема обеспечивает прерывный ряд этих коэффициентов.

По структурной схеме цифрового синтезатора, изображенной на рис. 5, рассмотрим принцип работы в кольце ФАПЧ при переходе с некоторой частоты f_ГУН1 на f_ГУН2. Пусть f_ГУН2 < f_ГУН1.

Выходная частота ГУНа для кольца ФАПЧ, находящегося в режиме фазовой синхронизации, определяется в соответствии с выражением f_ГУН = (f_обр / N_о) N = F_o.N, где f_ГУН - выходная частота ГУНа; f_обр - выходная частота генератора образцовой частоты; N_о - коэффициент деления делителя образцовой частоты; N - коэффициент деления тракта программируемого делителя; F_о - частота сравнения на входах частотно-фазового детектора (она определяет минимальный шаг частотной сетки ГУНа).

Отсюда следует, что изменение на единицу коэффициента N приводит к соответствующему изменению частоты f_ГУН на определенное значение, равное F_о.

В первый момент после установки нового, уменьшенного на единицу, коэффициента деления тракта программируемого делителя на входе частотнофазового детектора (со стороны этого делителя) частота станет больше F_о и детектор будет вырабатывать корректирующие импульсы, которые ФНЧ преобразует в пониженное напряжение на его выходе. Это уменьшенное управляющее напряжение U_упр поступает на варикапы ГУНа и, увеличивая их емкость, понижает частоту ГУНа до тех пор, пока частота импульсов на выходе программируемого делителя не уменьшится и не сравняется с частотой импульсов на выходе делителя образцовой частоты, т. е. F_о.

При этом разность фаз сигналов на обоих входах частотно-фазового детектора будет удерживаться постоянной. Значение этой разности фаз характеризует зону нечувствительности детектора, которая в нашем случае равна 1...2 нс. Очевидно, что спектр синтезируемой частоты будет лучше (при прочих равных условиях), если частотно-фазовый детектор будет иметь наименьшую зону нечувствительности. Схемотехника детектора микросхем серии КФ1015ПЛ3 выполнена с акцентом на максимально возможное (для такого вида дискриминатора) уменьшение зоны нечувствительности.

Длительность установки новой частоты ГУНа (переходный процесс) обратно пропорциональна частоте F_о и прямо пропорциональна постоянной времени ФНЧ. Типовое значение длительности t_уст = 10...100 мс.

Во время переходного процесса на контрольном выходе индикации фазовой синхронизации (выв. 4) формируется ШИМ-сигнал, а в режиме фазового синхронизма - высокий уровень с короткими "просечками" длительностью, равной зоне нечувствительности детектора, и частотой следования, равной F_о. Этот сигнал часто используют для блокирования радиотракта при бесшумной перестройке синтезатора частоты. Рекомендации по настройке всего кольца ФАПЧ сходны с опубликованными в статье В. Мельника и А. Радзивилко "Синтезатор частоты КФ1015ПЛ2" (см. "Радио", 1997, # 11, с. 64; 1998, # 1, с. 51, 52).

Окончание первой части статьи. Начало см. в "Радио", 1999, # 2.