Назначение и общая характеристика устройств

Основная часть.

Логическое проектирование

Проектирование - процесс определения архитектуры, компонентов, интерфейсов и других характеристик системы или её части. Результатом проектирования является проект - целостная совокупность моделей, свойств или характеристик, описанных в форме пригодной для реализации системы.

Проектирование системы направлено на представление системы, соответствующее предусмотренной цели, принципам и замыслам; оно включает оценку и принятие решений по выбору таких компонентов системы, которые отвечают её архитектуре и укладываются в предписанные ограничения.

В настоящее время существует сильная тенденция рассматривать архитектурное и детальное проектирование как различные виды деятельности; делаются попытки определить их как отдельные практики, однако эти виды проектирования в значительной мере «переплетены». Архитектурные решения в сравнении с «обычными» проектными решениями рассматриваются как более абстракные, концептуальные и глобальные; они нацелены на успех всей миссии и на наиболее высокоуровневые структуры системы. Детальное проектирование, в свою очередь, определяется как процесс детализации и расширения предварительного проекта (архитектуры) до такой степени, при которой проект полностью готов к реализации.

Проектирование — это ещё и целенаправленная деятельность, которая обладает последовательностью процедур, ведущих к достижению эффективных решений. Соответственно, должна быть структура процесса решения задачи проектирования, которая помогает ответить на вопрос «Как это делать?». В настоящее время предложен ряд структур и алгоритмов проектирования, совпадающих в основных чертах и различающихся только в содержании или названии отдельных этапов.

Схему процесса решения задач проектирования можно увидеть на рисунке 1.

Рисунок 1 – Процесс решения задач проектирования

Решение любой задачи начинается с её осмысления и уточнения исходных данных. Те (технические) требования (ТТ), которые выдаются заказчиком, формулируются на языке потребителя-неспециалиста и не всегда бывают технически чёткими и исчерпывающими. Перевести требования на язык предметной области, сформулировать задачу максимально полно и грамотно, обосновать необходимость её решения, то есть сформулировать техническое задание (ТЗ), — первый и обязательный этап работы. Исполнитель выполняет его в тесном контакте с заказчиком.

В машиностроении этот этап иногда называют внешнимпроектированием. Этим подчеркивают, что разработка объекта уже начинается с постановки задачи (ТТ) и формирования ТЗ и активно ведётся совместно с заказчиком. Важным результатом этапа является согласование целей разработки и назначения проектируемого объекта (его функций), системы показателей качества.

Арифметически – логические интегральные микросхемы, являются неотъемлемой частью микроэлектронных цифровых вычислительных устройств и предназначены для выполнения арифметических и логических операций над числами, представленными в двоичном, двоично – десятичном и других кодах. Для выполнения арифметических операций АЛУ строят на сумматорах.

Назначение и общая характеристика устройств

Сумматором называется устройство, выполняющее арифметическое сложение двух чисел, представленных сигналами на его входах. При необходимости сумматоры с помощью некоторых вспомогательных операций (сдвига числа, обращения кода числа) могут выполнять алгебраическое сложение, вычитание, умножение, деление, сравнение и другие действия с числами.

Сумматоры классифицируются по следующим признакам.

По основанию системы исчисления чисел, с которыми оперирует сумматор ( двоичные, двоично –десятичные и другие ) .

По способу обработки многоразрядных чисел. Передача числа из одного места ЭЦВМ в другое может выполнятся последовательно или параллельно. В устройствах последовательного действия цифры какого – либо числа, начиная с младшего разряда, последовательно передаются в канал, обладающий емкостью в одну цифру. В устройствах параллельного действия все цифры числа передаются одновременно, поэтому емкость канала должна быть N цифр. В таком устройстве передача всего числа осуществляется за такое же время как у последовательного одна цифра. Суммирование может так же осуществляться последовательно – параллельно и параллельно – последовательно.

Многоразрядный сумматор состоит из одноразрядных, реализующих сложение одноразрядных чисел.

Одноразрядный сумматор, на вход которого поступают два одноразрядных числа , а на выходе формируются также одноразрядные числа суммы и переноса , называют полусумматором . Если одноразрядный сумматор реализует сложение трех одноразрядных чисел (перенос из младшего разряда), то такой сумматор называют полным. В многоразрядном сумматоре только самый младший разряд можно выполнить по схеме полусумматора, а остальные разряды выполняют функции полного сумматора. Ниже рассмотрены слемы сумматоров для двоично кодированных чисел Таблица истинности для полусумматора (табл. 5.15) позволяет записать функцию вычисления суммы и переноса единицы переполнения в старший разряд:

Согласно выражениям можно реализовать в базнсе элементов , ИЛИ—НЕ либо на основе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и конъюнктора . Возможны другие реализации полусумматора на основании тождественных преобразований.

Сложение многоразрядных чисел можно реализовать последовательно либо параллельно. При последовательном суммировании требуется одноразрядный полный сумматор, на вход которого в течение тактового интервала последовательно, начиная с младшего разряда, подаются соответствующие разряды слагаемых и результат переноса от сложения на предыдущем такте. Результат суммирования поразрядно с выхода сумматора передается в линию связи либо запоминается в буферном сдвигающем регистре суммы.

Структурную схему можно представить в виде, представленном на рисунке 1.

Рисунок 1 – Структурная схема устройства.

При обработке больших массивов десятичных чисел значительная часть времени расходуется на перевод чисел из одной системы счисления в другую. В этом случае целесообразно выполнять обработку данных непосредственно в десятичной системе счисления. При этом для представления десятичных чисел используют различные двоично-десятичные коды. Десятичные цифры представляются двоичными тетрадами. Сложение тетрад выполняется с помощью двоично-десятичных сумматоров.

Двоично-десятичный сумматор строится на основе четырехразрядного двоичного сумматора, в котором перенос возникает, если значение суммы равно или больше 16. Но при сложении двух десятичных цифр перенос должен возникать, если их сумма равна или больше 10, поэтому для правильного сложения двоично-десятичных цифр двоичный сумматор дополняется схемой коррекции. Коррекция выполняется для каждой тетрады суммы отдельно. Правила коррекции зависят от используемого двоично-десятичного кода.

Для кода прямого замещения коррекция суммы выполняется по следующим правилам:

1. Если двоичная сумма не более 9, то коррекция не требуется.

2. Если двоичная сумма принимает значение от 10 до 15, необходимо искусственно вызвать перенос в следующую тетраду. Для этого коррекция выполняется путем прибавления к тетраде десятичного числа 6 или двоичного 0110.

3. Если двоичная сумма принимает значение от 16 до 19, то возникает перенос из тетрады, который имеет вес, равный 16, и уменьшает значение суммы на 6. Коррекция выполняется так же, как и во втором случае, прибавлением двоичного числа 0110 к данной тетраде.

Таким образом, при сложении двоично-десятичных чисел в прямого замещения коррекция выполняется в тех тетрадах, которых возникла запрещенная комбинация или из которых возник перенос.

При сложении чисел со знаком используются обратный или дополнительный код. Для получения обратного кода к каждой тетраде прибавляется двоичное число 0110, а затем все цифровые тетрады инвертируются. Дополнительный код получают из обратного путем прибавления единицы к младшей тетраде.

Логическое проектирование

Далее одноразрядный

десятичный сумматор:

В дальнейшем данную схему будем изображать следующим образом

По общему правилу сложения двоично-десятичных чисел к тетрадам числа с большим модулем прибавляются дополнительные до числа 910 = 10012 коды тетрад другого числа. Поскольку максимальное значение чисел на входах и выходе арифметического устройства ограничено величиной 199, в сумматоре достаточно 2,25 декад.

Рисунок 2 – Сумматор двоично-десятичных чисел

На рисунке 2 изображена схема одной декады сумматора двоично-десятичных чисел, выполненного на интегральных 4-разрядных двоичных сумматорах DD1 и DD3 и компараторе DD2. Операцию сложения выполняет сумматор DD1. При сумме большей или равной десяти на выходе микросхемы DD2, которая является схемой сравнения двоичных чисел, формируется сигнал переноса Р10. На второй вход (B0…B3) микросхемы DD2 подается двоичный эквивалент числа 9 (1001). Сумматор DD3 осуществляет десятичную коррекцию результата суммирования. При отсутствии сигнала переноса на выходе микросхемы DD3 повторяется код числа, который был на выходе DD1, поскольку на входы В поданы лог. 0. При наличии сигнала переноса Р10 = 1 на входах В1 и В2 устанавливаются лог. 1, что соответствует коду числа 6.

Элементная база устройства

Для проектирования заданного дискретного устройства (ДУ) в курсовой работе используется 1561 (CD4000B) серия МИС, обзор основной элементной базы которой приведен ниже.

К155ТМ2.

ИМС серии К155ТМ2 (рис1) содержат два независимых D-триггера имеющих общую цепь питания

У каждого триггера есть входы D, S и R, а так же комплиментарные выходы Q и Q. Входы R и S – асинхронные, потому что они работают независимо от сигнала на тактовом входе. Напряжение питания +5В подаётся на контакт 14, а питание 0В на контакт 7.

Параметры и эксплуатационные данные ИМС К155ТМ2 приведены в таблице 1.

Рис1.

ТАБЛИЦА1

Параметры	Значение
I0вх мА I1вх мА U0вых мА U1вых мА U питания	0,04 2,4 0,4

Кантакты 1, 2, 3, 4, 10,11, 12, 13 – входы.

Контакты 5, 6, 8, 9 – выходы.

5 – общий.

14 – питание.

Для защиты схемы от электрических помех на выходы питания ставится электролитический конденсатор К–53–14-1,6В-6,8 мкФ. Для защиты от низкочастотных помех, между контактами питания и заземления, ставятся керамические конденсаторы типа КМ-5б-Н90-0,047 мкФ.

Эти микросхемы отличаются очень малым потреблением тока в статическом режиме — 0,1... 100 мкА, высокой надежностью и помехоустойчивостью.

Отличительной особенностью микросхем серии КР1561 является наличие буферных элементов не только на выходах сложных элементов, как в микросхемах серий К176, К561 и 564, но и на входах и выходах всех микросхем, независимо от их сложности. Кроме того, микросхемы КР1561 защищены от перегрузок как по входу, так и по выходу (в выходные цепи добавлены токоограничительные резисторы), но некоторые из элементов данной серии имеют меньший допустимый диапазон питающего напряжения.

Стандартные статические нагрузочные характеристики микросхем серии КР1561 следующие. При лог. 0 на выходе и выходном напряжении 0,4; 0,5; 1,5 В выходной втекающий ток не менее 0,44; 1,1; 3 мА при напряжении питания 5,10,15 В соответственно. Те же нормы существуют и для вытекающих токов в состоянии лог. 1 при выходном напряжении 4,6; 9,5; 13,5 В соответственно. Кроме того, гарантируется, что при напряжении питания 5 В, выходном напряжении 2,5 В выходной вытекающий ток при лог. 1 составит не менее 1,36 мА.

Реально выходные токи микросхем серии КР1561 значительно больше. При лог. 0 на выходе и выходном напряжении 0,5 В выходной ток составляет примерно 3...5, 5...10, 6...15мА при напряжении питания 5, 10, 15 В соответственно. Аналогично вытекающий ток в состоянии лог. 1 при выходном напряжении, на 0,5 В меньшем, чем напряжение питания, составляет при тех же напряжениях питания примерно 1,2... 1,5; 2...3; 3...4 мА.

При напряжении на выходе 1 В в состоянии лог. 0 выходной втекающий ток составляет 6...10,10...20,12...25 мА при указанных выше напряжениях питания, при напряжении, на 1 В меньшем напряжения питания, в состоянии лог. 1 вытекающий ток 2...3, 4...5,5...7 мА соответственно.

Ток короткого замыкания при напряжении 5 В составляет около 10 мА в состоянии лог. 0 и около 6 мА в состоянии лог. 1, что позволяет подключать практически любые светодиоды к выходам микросхем этой серии без ограничительных резисторов. При напряжении питания 10 или 15 В ток короткого замыкания может достигать 20...60 мА, поэтому включение ограничительных резисторов необходимо.

Время выполнения операции

Быстродействие арифметического устройства следует оценивать по максимальной частоте тактовых импульсов, поступающих на синхронизирующий вход. Максимальная частота тактовых импульсов – это максимально допустимая частота подаваемых в дискретное устройство импульсов, не приводящих к нарушению его работы. В общем случае для расчета максимальной тактовой частоты необходимо определить минимальные длительности тактового импульса и паузы между тактовыми импульсами. Тогда частоту fmax можно определить по формуле:

.

Длительность такта для синхронных схем дискретного устройства определяется исходя из быстродействия используемого триггера. Длительность паузы между тактовыми импульсами определяется временем переходного процесса в дискретном устройстве и оценивается максимальной длиной функциональной цепи:

,

где – максимальная задержка сигнала на одном элементе;

n – число уровней функциональной цепи (глубина КСх);

Вычисляем максимальную тактовую частоту дискретного устройства: