Схемотехника интегральных операционных усилителей

Высокая точность выполнения той или иной функции устройством на основе ОУ определяется высоким входным сопротивлением, большим коэффициентом усиления, ма­лым уровнем шумов, высокой степенью подавления син­фазного сигнала, широкой полосой пропускания. Эти ка­чества ОУ в значительной степени определяются свойст­вами его входного каскада. Поэтому в качестве входных каскадов всех ОУ используются дифференциальные уси­лители.

Повышение входного сопротивления и уменьшение входных токов ОУ достигаются тем, что транзисторы входного дифференциального каскада работают в режиме микроамперных токов эмиттера. Но при этом сужается полоса пропускания, что ухудшает усиление в области высоких частот. Для повышения коэффициента усиления применяются динамические нагрузки, а также исполь­зуются каскадные схемы и составные транзисторы (схема Дарлингтона). С этой же целью во входных ДУ приме­няются супербета-транзисторы, у которых h_21э ≥ 5000. При этом удается уменьшить входной ток ОУ до 1...2 нА. Еще меньший входной ток (т. е. более высокое входное сопротивление) можно получить при использовании во входном каскаде полевых транзисторов (до десятых долей наноампера).

Одна из типовых и наиболее простых конструкций входного ДУ показана на рис. 7.15, а. Непосредственно

Рис. 7.15. Схемы входных каска­дов интегральных ОУ

ДУ выполнен на биполярных транзисторах VT1 и VT2. На БТ VT3 и VT4 выполнен ГСТ по схеме отражателя тока. При токе I₀ = 20...40 мкА эмиттерные токи транзи­сторов VT1 и VT2 составляют 10...20 мкА. Малые значе­ния токов транзисторов VT1 и VT2 требуют принятия специальных мер для уменьшения потенциалов их коллекторов при наличии резисторов с не очень большими сопротивлениями R1 и R2. Это достигается включением в коллекторные цепи транзисторов VT1 и VT2 дополни­тельного транзистора VT5. Режим работы этого транзистора и напряжение U_кэ определяются делителем, состоя­щим из R4, R5 и VT4.

Рассмотренный ДУ позволяет получить K_{y u} = 30...100, поэтому после него необходимо включить еще один усили­тельный каскад. Если вход второго каскада симметричный, то подключение его к симметричному выходу входного ДУ позволяет полностью использовать усилительные свойства входного каскада. В то же время второй каскад должен иметь несимметричный выход, выполненный таким обра­зом, чтобы не происходило потери усиления. Схема усили­теля, отвечающего этим требованиям, приведена на рис. 7.15, б. Он отличается от ранее рассмотренного наличием двух дополнительных инвертирующих усилителей, выпол­ненных на транзисторах VT5 и VT6 с нагрузками R3 и R4 соответственно. Напряжение, снимаемое с коллектора VT1, инвертируется первым усилителем и с коллектора VT5 через резистор R2 подается на базу транзистора VT6 в фазе с напряжением, снимаемым с коллектора VT2. Благодаря этому на базу VT6 поступает полный усилен­ный дифференциальный сигнал, который после дополни­тельного усиления выдается на несимметричный выход. Через резистор R3 протекают коллекторные токи трех транзисторов — VT1, VT2 и VT5, поэтому его сопротив­ление невелико. Это снижает общий коэффициент усиле­ния дифференциального сигнала и коэффициент ослабле­ния синфазного сигнала. Для устранения указанных не­достатков резистор R3 включается в коллекторную цепь только усилителя на транзисторе VT5, а резисторы R1 и R2 подключаются к выходу эмиттерного повторителя на транзисторе VT7, как показано на рис. 7.15, в.

Для увеличения коэффициента усиления дифферен­циального и коэффициента подавления синфазного сигна­лов во входных ДУ широко используются динамические, или активные, нагрузки. Пример построения ДУ с дина­мической нагрузкой дан на рис. 7.15, г. Непосредственно ДУ выполнен на транзисторах VT1 и VT2, коллекторными нагрузками которых являются ветви токового зеркала, выполненного на транзисторах VT3 и VT4. В режиме по­коя через транзисторы VT1 и VT2 и ветви токового зеркала протекают одинаковые коллекторные токи i_к1, = i_к2 = = i_к0. При поступлении на базы транзисторов VT1 и VT2 дифференциальных сигналов коллекторные токи этих транзисторов принимают значения i_к1 = I_к0 + ΔI_к и i_к2 = I_к0 – ΔI_к. Поскольку токи левой и правой ветвей токового зеркала должны быть одинаковыми, то через нагрузку, подключаемую к выходу ДУ, должен протекать ток 2ΔI_к, равный сумме приращений токов левого и пра­вого плеч ДУ. В таком ДУ переход от симметричного входа к несимметричному выходу происходит с сохране­нием полного дифференциального сигнала.

Непосредственная связь между каскадами в много­каскадных усилителях приводит к тому, что все каскады оказываются связанными по постоянному току и напря­жению. При последовательном включении нескольких каскадов уровень выходного напряжения нарастает от каскада к каскаду, приближаясь к уровню напряжения источника питания. Это ограничивает рабочую область последних каскадов, уменьшает их коэффициент усиления и вызывает искажение сигнала вследствие амплитудного ограничения в последних каскадах. Для исключения этого явления в многокаскадных усилителях применяются схемы сдвига уровней напряжения, а питание ИМС осуществля­ется от двухполярных источников. Это позволяет обеспе­чить нулевые потенциалы на входе первого и выходе последнего каскадов.

В качестве каскада сдвига уровня часто применяют эмиттер-ный повторитель с ГСТ в цепи эмиттера (рис. 7.16).

Рис. 7.16. Схема каскада сдвига уровня напряже­ния

Для получения U_вых = 0 дол­жно быть выполнено условие

.

Благодаря высокому динами­ческому сопротивлению ГСТ уменьшение коэффициента усиления в таком каскаде, вызываемое падением части выходного напряжения на резисторе R,мало.

Выходной каскад не должен снижать усиления, до­стигнутого во входном и промежуточном каскадах, и в связи с этим должен обладать высоким входным сопро­тивлением. Необходимо также, чтобы выходной каскад не ухудшал частотных свойств ОУ и был экономичным.

Наиболее распространенными выходными каскадами ОУ являются разновидности эмиттерных повторителей, приспособленные для удовлетворения вышеперечисленных требований.

Основная (однотактная) схема эмиттерпого повтори­теля удовлетворяет многим требованиям, предъявляемым к выходным каскадам, но потребляет повышенный ток покоя и не имеет защиты транзистора при коротком за­мыкании в нагрузке.

Для уменьшения потребляемой и рассеиваемой мощ­ности в большинстве ОУ применяются двухтактные каска­ды, работающие в режиме В (рис. 7.17) или АВ (рис. 7.18, а).

Интегральные р — п — р-транзисторы обладают мень­шим значением коэффициента h_21э и худшими частотными свойствами

Рис. 7.17. Схема двухтактного выходного каскада

Рис. 7.18. Схемы двухтактных выходных каскадов с повышенной ли­нейностью

по сравнению с п — р— n-транзисторами. Это приводит к увеличению нелинейных искажений выходного напряжения. Для исключения такого нежелательного явления в качестве р — п — р-транзистора применяют со­ставной транзистор (VT2' и VT2" на рис. 7.18, б).

Недостатком рассмотренных двухтактных схем явля­ется отсутствие защиты от короткого замыкания в на­грузке. Для защиты транзисторов выходного каскада от перегрузок по току, т. е. предотвращения выхода транзи­сторов из строя, который может произойти при увеличе­нии тока в нагрузке, схема выходного каскада строится так. как показано на рис. 7.19. При коротком замыкании в нагрузке произойдет увели­чение тока, протекающего через транзистор VT4 или VT5, в зависимости от поляр­ности входного напряжения. При этом увеличится падение напряжения соответственно на резисторе R_э4или R_э5,

Рис. 7.19. Схема выходного каскада интегрального ОУ с защитой выходных

транзисторов от перегрузок по току

и транзистор VT2 (или VT3)окажется в режиме насыще­ния. Увеличение коллекторных токов этих транзисторов приведет к уменьшению токов баз транзисторов VT4 и VT5, в результате уменьшатся их коллекторные и эмиттерные токи и будет предотвращен выход транзисторов VT4 и VT5 из строя вследствие перегрева.

На рис. 7.20 показана принципиальная схема ОУ типа К140УД1. На транзисторах VT1 и VT2 выполнен входной ДУ. Усилительный каскад на транзисторах VT4 и VT5 обеспечивает переход от симметричного выхода к несимметричному. В эмиттерные цепи первого и второго каскадов включены большие динамические нагрузки, ко­торые образованы ГСТ, выполненными на диодно-тран-зисторных структурах VT3 и VT6. Ток I₀` ГСТ первого

Рис. 7.20. Схема интегрального ОУ К140УД1

каскада задается нелинейным делителем R6R7VT6R8,обладающим термостабилизирующими свойствами.

Усиленное напряжение с коллектора транзистора VT5 поступает на базу транзистора VT7, на котором вы­полнен каскад сдвига уровня, представляющий собой эмиттерный повторитель с ГСТ на транзисторе VT8.

Напряжение с динамической нагрузки каскада сдвига уровня (коллектора VT8)поступает на базу транзистора VT9, образующего с резисторами R11, R12 и R10 выходной эмиттерный повторитель. Чтобы компенсировать ослаб­ление напряжения, усиливаемого каскадом сдвига уровня, в выходной эмиттерный повторитель введена цепь ПОС, позволяющая получить коэффициент передачи этого по­вторителя, больший единицы (примерно 1,5). Действие ПОС проявляется следующим образом.

Часть выходного напряжения, снимаемая с резистора R12, через резистор R10 подается в эмиттерную цепь транзистора VT8. По отношению к этому напряжению транзистор VT8 образует усилитель с ОБ. Так как усили­тель с ОБ входной сигнал не инвертирует, то в его кол­лекторной цепи создается дополнительное напряжение, совпадающее по фазе с основным напряжением. Благо­даря этому на базе транзистора VT9 и на его эмиттере создается напряжение, которое несколько превышает на­пряжение, снимаемое с коллектора VT5.

Диод VD, работающий при обратном смещении, ис­пользуется в качестве конденсатора, обеспечивающего дополнительный фазовый сдвиг в целях повышения устой­чивости ОУ.

Рассмотренный операционный усилитель относится к ОУ первого поколения. . Для его питания требуется двухполярный источник питания с напряжениями ±6,3 В (К140УД1А) и ±12,6 В (К140УД1Б). Основные параметры ОУ типа К140УД1Б: U_см= ±7мВ; I_вх≤9мкА; ΔI_вх≤ ±2,5мкА; К_уи = 1350...8000; f₁≥5 МГц; t_у≤1,5 мкс; U_{вх max}= ±1,2 В.