Цифровые элементы на биполярных приборах

Вскоре после появления ЭВМ возникло понятие « системы элементов».

Элементами цифровой вычислительной машины принято называть те наименьшие ее функциональные части, на которые разбивается машина при логическом проектировании и технической реализации.

Появления понятия «система элементов» объясняется тем, что уже первые ЭВМ содержали очень большое число логических и запоминающих элементов, однако число разновидностей (типов) элементов было при этом небольшим. Перечень необходимых типов элементов и их параметров составлявший систему элементов, был достаточен как для заказа изготовителя элементарной базы, так и для разработчика аппаратуры.

Для интегральных микросхем получил распространение термин (серия интегральных микросхем), имеющий, по сути, тот же смысл, что и понятие (системы элементов).

На первом этапе развития элементарной базы были разработаны многочисленные и весьма разнородные системы элементов, затем преимущественное распространение получили несколько систем элементов, обеспечивающие наилучшее сочетание важных для потребителей и изготовителей характеристик.

Среди современных элементов ЭВМ важное место занимают выполненные на основе биполярных проводниковых приборов. Практически все они относятся к элементам потенциального типа, в которых сигналы представлены соответствующими уровнями потенциала.

К одним из исторически первых принадлежат элементы РТЛ (резисторно-транзисторная логика ) и ДТЛ (диодно-транзисторная логика),которые изготовлялись и на дискретных элементах, и в виде UMS.

Элементы ТТЛ (транзисторно-транзисторная логика) появилась как развитие системы ДТЛ и получили широкое применение.

Элементы ЭСЛ (эмиттерно-связанная логика) и их модификации являются самыми быстродействующими из промышленно освоенных, выполненных на основе кремния. (к ним приближаются по быстродействию другие типы по иере развития).

Элементы И²Л (интегральная инжекционная логика) разработали специально для БИС и перспективны для UMC высокого уровня интеграции.

Элементы ТТЛ.

Появились в начале 60-х, вскоре стали основными по объему производства. Широкое применение повлекло их непрерывное усовершенствование, разработку модификаций, расширение серий. Серия ТТЛ Texas Instruments – прототип содержит сотни типов UMC, свыше половины – К СИС и БИС. Как упоминалось, ТТЛ представляет собой модификацию ДТЛ-схемы, которая заключается в замене диодной части ДТЛ-схемы специальным интегральным прибором – многоэмиттерным транзистором.

Идею работы элемента рассмотрим на примере простейшей ТТЛ-схемы:

В элементе ТТЛ многоэмиттерный транзистор VT1 (МЭТ) включен на входе инвертора, в схему которого входят транзистор VT2 и резистор R2. Элемент выполняет логическую операцию И-НЕ. Чтобы убедиться в этом рассмотрим две ситуации: на всех входах ЛЭ действуют логические единицы, хотя бы на одном из входов имеется логический нуль.

Если операция И-НЕ – в 1-м случае на входе должен формироваться низкий уровень напряжения, соответствующий логическому нулю, во 2 высокий уровень логической единицы.

При подаче логических единиц на все входы ЛЭ ко всем эмиттерам транзистора VT1 приложены высокие уровни напряжения , что вводит транзисторной структуры МЭТ в инверсное включение. Переход база- коллектор смещается в прямом направлении. Токи в эмиттерах инверсно включенного транзистора МЭТ малы, следовательно, ток коллектора приближенно равен току базы . Это ток втекает в базу транзистора , открывая и насыщая его, обеспечивая тем самым низкий уровень логического нуля на выходе.

Если хотя бы на одном входе ЛЭ появляется низкий уровень , то соответствующая этому входу транзисторная структура МЭТ включается нормально (эмиттерный переход смещается в прямом направлении). В коллекторе МЭТ появляется ток . Этот ток обусловлен рассасыванием избыточного заряда из базы транзистора UT2, он форсированно запирает транзистор UT2 и исчезает по истечении переходного процесса запирания UT2, когда в его базе остается лишь малый остаточный ток статического режима. При этом, МЭТ оказывается в насыщении при практически нулевом токе коллектора, что обеспечивает запирание транзистора UT2, поскольку к его базе через насыщенный МЭТ прикладывается низкое напряжение . На выходе ЛЭ при запирании UT2 формируется высокий уровень напряжения, соответствующий логической единице.

Для повышения нагрузочной способности ЛЭ и быстрого перезаряда нагрузочной емкости к рассмотренной схеме добавляют сложный выходной каскад с более мощным выходным инвертором.

При этом в цепь эмиттера UT2 включают резистор R3, в результате образуется каскад с двумя парафазными выходами (приращение напряжения на эмиттере противофазны приращениям напряжения на колекторе UT2) . Эти выходные сигналы обеспечивают нужные для VT3 и VT4 сигналы управления. Выходной каскад не изменяет логическую операцию, выполняемую ЛЭ.

Если , то транзистор VT2 будет закрыт, транзистор VT3 будет открыт высоким потенциалом на коллекторе VT2, VT4 будет закрыт нулевым потенциалом, действующим на эмиттере VT2. в результате на выходе ЛЭ действует напряжение высокого уровня, соответствующее логической "1" (у=1).

Если же , то транзистор VT2 откроется током I', аналогично, как это происходило в простейшем элементе. Вместе с VT2 откроется VT4, оба перейдут в насыщение, при этом VT3 и VD закроются, т.к. разность потенциалов между коллекторами VT3 и VT4 недостаточна для отпирания цепи VT3 - VD1. На выходе элемента будет действовать напряжение Uкэн насыщенного транзистора VT4, т.е. логический "0" (функция ЛЭ: И – НЕ).

Выходной каскад сложного инвертора обеспечивает малые длительности фронтов сигнала при работе на значительную емкостную нагрузку. Отрицательный фронт выходного сигнала (переход 1/0) формируется током выходного транзистора VT4, а положительный – (0/1) – током выходного эмиттерного каскада VT3.

Таким образом, важная особенность схемы сложного инвертора – раздельное формирование фронтов сигнала:

Резистор R4 ограничивает ток в выходном каскаде в процессе выключения схемы, когда VT4 еще находится в состоянии насыщения, а VT3 уже открылся.

При уменьшении R4 уменьшается время выключения схемы, т.к. VT4 выводится из режима насыщения большим коллекторным током, протекающим через R4. Однако, при этом возрастает мощность, потребляемая схемой при высоких частотах переключения.

R4 составляет несколько десятков Ом для быстродействующих схем и несколько сотен Ом – для маломощных схем.

Диод VD1 введен в схему для согласования потенциалов при запирании транзистора VT3.

С целью повышения помехоустойчивости ТТЛ схем на входе элемента включают Dвх с целью подавления отрицательных выбросов, возникающих при передаче сигналов между элементами по "длинным" линиям связи, которые представляют собой цепи с распределенными параметрами: смещающий диод включают в базовую цепь транзистора VT3. Благодаря этому уровень логической единицы повышается на 0,15÷0,2В, Поскольку через VD1 протекает ток в з раз меньший, чем через диод, стоящий в цепи эмиттера ( - коэффициент усиления TV3 по току). Однако, при этом снижается быстродействие.

Статистическое распределение токов в базовом элементе ТТЛ показано на примере последовательного соединения элементов Э1 и Э2.

В базовом ТТЛ элементе при высоком уровне сигнала на выходе ток, протекающий через транзистор VT3 оказывается недостаточным для подключения к элементу значительной нагрузки.

В связи с этим для повышения нагрузочной способности элемента в его схеме вместо диоды Dсм включен транзистор Тз' с резистором R5, так что пара Тз - Тз' представляет собой составной транзистор:

В сериях ТТЛ используются элемент И – ИЛИ – НЕ:

В этом элементе вместо VT2 включены VT2 и VT2', управляемые от двух МЭТ. Как можно видеть (из изложенного ранее), схема в целом реализует операцию:

Элементы ТТЛ с открытым коллектором: могут работать на нетиповую нагрузку и включаться параллельно по выходам:

В первом случае: коллектор выходного транзистора подключается к внешним нагрузочным элементам (индикаторная лампа СИД на рис., питаемой от U_внешн).

Параллельное включение элементов с открытым коллектором показан на рис.:

Стандартные (базовые) элементы ТТЛ со сложными выходными инверторами нельзя соединять параллельно по выходам, т.к. при различных логических состояниях из-за малых выходных сопротивлений в выходных цепях развились бы недопустимо большие токи, а логическое состояние общего выхода было бы неопределенным.

Элементы с открытым коллектором допускают параллельное соединение выходов с общим нагрузочным резистором Rн.

В данном случае относительно сигнала на базах выходных транзисторов выполняется операция

,(монтажное ИЛИ),

а элементы с общим коллектором могут использоваться и для поочередной работы на общую линию в режиме разделения времени.

Для этой же цели разработать специальные элементы с тремя состояниями: "0", "1" и "отключено".

В состоянии "отключено" выход элемента не потребляет и не отдает пока тока в нагрузку. Если в каждый момент времени лишь один из подключенных к магистральной шине элементов активен, а все остальные отключены, то обеспечивается нормальный режим разделения времени.

В схеме с тремя состояниями выхода (нарисовано упрощенно).

Для управления состояниями использован один из входов МЭТ и диод VD1.

Если на управляющий вход подать напряжение логической единицы, то транзистор VT6 насытится, один из входов много эмиттерного транзистора получит нулевой сигнал, что приведет к запиранию транзистора VT2. Напряжение на коллекторе VT2 будет повышаться. Но не достигнет обычного уровня, т.к. включится диод VD1, который ограничит напряжение на коллекторе VT2 на уровне . Такое напряжение не может отпереть транзисторы VT3 и VT4. Таким образом, все транзисторы выходного каскада будут заперты, схема будет находиться в состоянии «отключено».

При подаче на управляющий вход логического транзистора VT6 будет заперт. При этом сохраняется обычный режим работы элемента ИЛИ – НЕ по информационным входам X1…Xm.