Базовые интегральные логические элементы

Элементной базой, используемой при построении КЦУ, являются интегральные логические элементы (ИЛЭ). В настоящее время выпускается широкая номенклатура ИЛЭ в составе различных серий интегральных микросхем на основе биполярных и полевых транзисторов.

При построении КЦУ с заданными характеристиками выбор необходимых ИЛЭ производится в соответствии с определенным набором их параметров. Рассмотрим важнейшие из них.

Коэффициент разветвления по входу К_раз - определяет число входов однотипных ИЛЭ, которые одновременно могут быть подключены к выходу данного логического элемента при сохранении его работоспособности в заданных условиях эксплуатации. Для различных элементов К_раз составляет от нескольких единиц до нескольких десятков.

Коэффициент объединения по входу К_об - определяет число входных сигналов логического элемента, которые участвуют в формировании заданной логической функции.

Статические характеристики: входная, определяющая зависимость входного тока от входного напряжения; выходная, задающая связь между выходными напряжениями и током; передаточная, которая определяет зависимость выходного напряжения от входного.

Временные (динамические) параметры. От них зависит быстродействие логического элемента. Чаще всего оценивается время перехода элемента из состояния единицы в состояние нуля t^1.,0 и перехода в обратное состояние t^0,1. Указанные временные интервалы измеряются на уровнях 0,1¸0,9 от установившихся значений в цепочке из однотипных элементов. Другим важнейшим параметром, определяющим быстродействие, являются время задержки распространения сигнала при включении t^1,0_здри выключении t^0,1_здр логического элемента (рис 5.2.1.)

Рис. 5.2.1. Задержка распространения сигнала

Измеряется на выходе по отношению ко входу на уровнях 0,5 от установившихся значений. Во многих случаях удобно пользоваться средним временем задержки распространения сигнала t_{здр. ср}, оцениваемым полусуммой t^1,0_здр и t^0,1_здр.

Вид реализуемой логической функции. Используется широкий набор ИЛЭ: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ. Перед обозначением логического элемента обычно указывается число его входов, по которым реализуется соответствующая логическая функция (т.е. коэффициент объединения по входу). В одной интегральной микросхеме может быть несколько логических элементов, поэтому для сокращения обозначения состава микросхемы перед помещенным в круглые скобки наименованием элемента иногда указывают число этих элементов в одном корпусе микросхемы. Например, обозначению 4(2И-НЕ) соответствует интегральной микросхеме, в состав которой входят четыре логических элементов И-НЕ с двумя входами каждый.

Основные электрические характеристики ИС различных серий приведены в таблице 5.1.

Как видно из табл.5.1, наиболее высоким быстродействием обладают микросхемы эмиттерно-связанной логики (ЭСЛ). На ЭСЛ-элементах строятся наиболее быстродействующие цифровые вычислительные машины (старшие модели ЭВМ построены на ЭСЛ-элементах). ТТЛ-схемы относятся к микросхемам среднего быстродействия. На указанных микросхемах строятся младшие модели ЕС ЭВМ. Особыми свойствами обладают микросхемы, выполненные по К-МОП технологии - исключительно малое потребление энергии и малая чувствительность к изменениям питающих напряжений. Особенно удобно на К-МОП элементах строить электронные часы и оперативную память ЭВМ.

Кроме элементов, реализующих логическую операцию “штрих Шеффера” в состав большинства серий микросхем входят также логические элементы, реализующие логические операции: конъюнкцию (элементы “И”), дизъюнкцию (элементы “ИЛИ”) инверсию (элемент “НЕ”), и другие более сложные логические операции.

На рис. 5.2.2. представлены условные изображения наиболее распространенных логических элементов.

а) элемент “И” в) элемент “ИЛИ”

б) элемент “И-НЕ” г) элемент ”ИЛИ-НЕ”

д) элемент “НЕ” е) элемент “2И-ИЛИ”

ж) элемент “2И-ИЛИ-НЕ” з) элемент “2И-ИЛИ-НЕ” с инверсией по Х₃

Рис. 5.2.2. Условные обозначения логических элементов.

5.3. Синтез КЦУ

В процессе проектирования любого устройства приходится выполнять ряд действий, которые могут быть отнесены к задачам синтеза.

Синтез КЦУ предусматривает построение структурной схемы устройства, т.е. определение состава необходимых логических элементов и соединений между ними, при которых обеспечивается преобразование входных цифровых сигналов в выходные в соответствии с заданными условиями работы устройства. В процессе синтеза обычно подразумевается необходимость минимизации аппаратных затрат на реализацию устройства. Рассмотрим первоначально синтез КЦУ с одним выходом. Последовательность синтеза целесообразно разбить на ряд этапов.

ЭТАП 1. Запись условий функционирования КЦУ. Как уже отмечалось ранее, эти условия могут быть заданы словесно, с помощью таблиц истинности или булевых выражений.

ЭТАП 2. Запись и минимизация булева выражения. Обычно производится на основе таблиц истинности. Если условия на этапе 1 заданы словесно, то на их основе предварительно составляется таблица истинности. Если булево выражение уже имеется на этапе 1, то выполняется его минимизация. В процессе минимизации широко используются преобразования с помощью соотношений булевой алгебры, а также алгебраические и графические методы.

ЭТАП 3. Запись минимизированной структурной формулы в заданном базисе. Так как реализация КЦУ на ИС предусматривает широкое использование элементов И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, то часто возникает необходимость соответствующих преобразований структурных формул с учетом заданной элементной базы.

ЭТАП 4. Составление структурной схемы, т.е. изображение нужных логических элементов и связей между ними.

Проиллюстрируем этапы синтеза КЦУ примером.

Пример. Синтезировать на элементах И-НЕ КЦУ на три входа, выходной сигнал которого совпадает с большинством входных сигналов (мажоритарный элемент). Это словесное описание условий функционирования требуемого КЦУ. Ему соответствует таблица истинности (табл. 5.2.).

Таблица 5.2. Таблица истинности мажоритарного элемента

Номер набора	Х3	Х2	Х1	Y

Структурная формула в СДНФ имеет вид

После выполнения тождественных преобразований получим

. (5.1.)

Для перехода к заданному базису поставим два знака инверсии над правой частью формулы (5.1.) и применим к ней правило де Моргана. В результате получим структурную формулу в следующем виде:

(5.2.)

Структурная схема синтезированного на основе заданных условий КЦУ, соответствующего формуле (5.2.), приведена на рис. 5.3.1.

Рис. 5.3.1. Схема мажоритарного элемента

Для его реализации требуется три двухвходовых логических элемента И-НЕ и один трехвходовый с суммарным числом входов 9.

На практике широко применяются КЦУ, имеющие несколько выходов. В наиболее общем виде можно рассматривать КЦУ как устройство, обеспечивающее преобразование m-разрядного входного кода в n-разрядный выходной, т.е. считать его кодопреобразователем. При проектировании таких устройств можно воспользоваться рассмотренным ранее аппаратом синтеза, если представить устройство в виде совокупности соответствующего числа КЦУ с общими входами. Этот подход будет применен далее при рассмотрении КЦУ, используемых в качестве структур цифровой техники.

Контрольные вопросы

1. Дайте определение КЦУ, определите классы цифровых устройств.

2. Перечислите параметры КЦУ. Дайте их определения.

3. Перечислите этапы синтеза КЦУ.

Глава 6

Типовые КЦУ

Дешифраторы

При построении сложных устройств широко применяются не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации в виде типовых структур, выполняемых как единое целое в виде интегральных микросхем. На входы таких структур могут подаваться информационные логические сигналы и сигналы управления. Последние могут определять, например, порядок передачи информационных входных сигналов на выход или играть роль сигналов синхронизации. Во многих случаях, особенно при использовании в устройствах выходных цепей с тремя состояниями, в качестве сигналов синхронизации выступают сигналы “Выбор микросхемы” (СS). Наличие активного значения такого сигнала управления (в одних микросхемах это логический нуль, в других - логическая единица) разрешает устройству выполнение заданных функций, отсутствие его переводит схему в “невыбранное” состояние, при котором она выполняет обработку информации, а ее выходы отключены от нагрузки.

Дешифратором (декодером) называется КЦУ с несколькими входами и выходами, у которого каждой комбинации входных сигналов соответствует активное значение только одного определенного выходного сигнала. Полный дешифратор с m входами имеет 2^m выходов.

Таблица истинности трехвходового полного дешифратора с единичными активными значениями выходных сигналов Y представлена в табл. 6.1.

Таблица 6.1. Таблица истинности трехвходового полного дешифратора

X3	X2	X1	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7

На практике часто используют неполные дешифраторы, предусматривающие декодирование только отдельных комбинаций входных сигналов.

Если задачу синтеза соответствующего КЦУ с тремя входами и восемью выходами рассматривать как синтез восьми трехвходовых КЦУ, то для каждой из булевых функций Y можно записать структурную формулу

При необходимости формулы можно преобразовать, используя другой базис. Условное графическое обозначение дешифратора, соответствующего табл. 6.1., представлено на рис. 6.1.1.а.

Рис. 6.1.1. Обозначение типового дешифратора

В интегральном исполнении выпускаются различные структуры дешифраторов, в которых используется 2, 3, 4 входа. В одном корпусе может быть несколько дешифраторов.

Для увеличения функциональных возможностей устройств часто предусматривается использование нескольких сигналов управления и схем дешифрации. Вариант реализации такого дешифратора показан на рис. 6.1.1.б. На выходах двух дешифраторов формируются сигналы в соответствии с комбинациями входных сигналов X₁, X₂. Синхронизация процесса формирования выходных сигналов для каждого дешифратора задается комбинациями управляющих сигналов V. Для верхнего дешифратора разрешает формирование выходных сигналов комбинация , для нижнего . При отсутствии разрешающих комбинаций на каждом выходе Y устанавливается единичное значение сигнала. Введение такого управления расширяет возможности микросхемы при построении более сложных устройств, например, дешифраторов с увеличенным числом входов и выходов.

Шифраторы

Шифраторы – это устройства, которые выполняют задачи, обратные дешифрации. С их помощью активным значениям определенных входных сигналов можно поставить в соответствие заданные выходные коды (комбинации выходных сигналов). Таблица истинности одного из вариантов восьмивходового полного шифратора с нулевыми активными значениями входных сигналов представлена в таблице 6.2.

Таблица 6.2. Таблица истинности восьмивходового полного шифратора

X7	X6	X5	X4	X3	X2	X1	X0	Y3	Y2	Y1

На основе таблицы можно записать соответствующие структурные формулы для Y₃, Y₂, Y₁, а затем выполнить необходимые действия по их упрощению. Но в данном случае можно воспользоваться особенностью входных переменных, которые в интересующих нас комбинациях только в одном разряде имеют нулевое значение. Это позволяет, не прибегая к достаточно громоздкой в случае восьми входных переменных записи структурных формул в общем виде и их преобразований, представить значения входных переменных следующим образом:

Реализация рассматриваемого шифратора потребует трех ЛЭ 4И-НЕ. На практике может возникнуть необходимость построения и других вариантов шифраторов, например, использующих большое число разрядов входного сигнала.

Мультиплексоры

Мультиплексоры это устройства, которые обеспечивают коммутацию на выходе одного из нескольких информационных входных сигналов в соответствии с заданным кодом на управляющих входах. Условное графическое изображение одного из вариантов мультиплексора представлено на рис. 6.3.1. В зависимости от комбинации сигналов управления X₁, X₂, X₃ он обеспечивает коммутацию одного из восьми информационных входных сигналов D_i на выход Y. Сигнал синхронизации V в данном случае имеет нулевое активное значение, разрешающее передачу информации с одного из входов на выход.

Рис. 6.3.1. Обозначение мультиплексора на восемь входов с сигналом синхронизации.

Структурная формула, определяющая функционирование рассматриваемого восьмивходового мультиплексора, имеет вид:

Мультиплексор можно реализовать с помощью ЛЭ заданного базиса. В его структуру можно ввести и более сложные цифровые устройства. Сопоставляя формулы (6.1.) и (6.2.), можно заметить, что для каждого входа D комбинации сигналов управления X₁X₂X₃ в мультиплексоре такие же, как и в дешифраторе. Следовательно, составной частью мультиплексора с четырьмя информационными входами D является схема дешифратора, приведенная на рис. 6.3.2.

Рис. 6.3.2. Блок-схема синхронного мультиплексора на четыре входа

Сумматоры

Сумматоры представляют собой цифровые устройства для сложения чисел. Рассмотрим сложение двух целых двоичных чисел без знаков А и В с формированием их суммы S:

А = 0 1 0 1 1

+

В = 0 0 0 1 1

S = 0 1 1 1 0

Из примера следует, что при формировании результата в любом i-ом разряде необходимо учесть значение чисел в этом разряде a_i и b_i, а так же перенос в этот разряд из предыдущего разряда P_i. Формируются значение суммы в этом разряде S_i и перенос в следующий разряд P_i+1. Сумматор может быть построен в виде комбинационного устройства, содержащего схемы для сложения отдельных разрядов (одноразрядные двоичные сумматоры). Условия функционирования одноразрядного сумматора определяются в таблице 6.3:

Таблица 6.3. Условия функционирования одноразрядного сумматора

Pi	ai	bi	Si	Pi+1

Булевы функции, описывающие работу одноразрядного двоичного сумматора, можно записать в виде (СДНФ):

(6.4.)

Используя различные варианты преобразования этих функций, можно реализовать большое число структур одноразрядных двоичных сумматоров. В качестве примера рассмотрим один из возможных вариантов построения сумматора на элементах И-НЕ. Выполним преобразование функции S_i:

Обозначим

Тогда

Перейдем с помощью формулы де Моргана к базису Шеффера:

(6.7.)

где . (6.8.)

Преобразование функции p_i+1 на основе склеивания и последующего использования формулы де Моргана дает:

Структурная схема одноразрядного двоичного сумматора, соответствующая полученным в результате преобразования булевым выражениям, приведена на рис. 6.4.1.

Рис. 6.4.1. Схема одноразрядного логического сумматора

При построении КЦУ с несколькими выходами во многих случаях для уменьшения числа ЛЭ целесообразно использовать общие конструкции структурных формул. В данном примере применяется как в булевой формуле для S_i, так и в формуле для P_i+1.

Условное графическое обозначение одноразрядного двоичного сумматора приведено на рис. 6.4.2.

Рис. 6.4.2. Обозначение одноразрядного логического сумматора.

Перенос из младшего разряда здесь обозначен P₀, перенос в следующий разряд P₁.

Для обработки многоразрядных чисел объединяется соответствующее число одноразрядных сумматоров. При этом отдельные разряды обрабатываемых чисел А и В подаются на входы a_i и b_i. На вход P_iподается перенос из предыдущего, более младшего разряда. Формируемый в данном разряде перенос P_i+1 передается в следующий, более старший разряд. Такая организация процесса формирования переноса, называемая последовательным переносом, снижает быстродействие многоразрядного сумматора, так как полученный результат в старшем разряде сумматора обеспечивается только после завершения распространения переноса по всем разрядам. Поэтому иногда организуется параллельный перенос. Для этого в каждом одноразрядном двоичном сумматоре дополнительно формируются два сигнала: образование переноса g_i+1 и распространение переноса h_i+1:

(6.9.)

Действительно, при a_i=b_i=1 в i-ом разряде будет иметь место формирование переноса P_i+1 в следующий разряд независимо от результата переноса из предыдущего i-ого разряда. Следовательно, можно передавать сигнал переноса для обработки старших разрядов, не дожидаясь окончания формирования переноса из младших разрядов. Однако, если хотя бы один из сигналов a_i, b_i равен единице, то перенос в следующий разряд будет иметь место при наличии переноса из предыдущего разряда. Поэтому можно обеспечить формирование переноса P_i+1 с использованием специальной схемы ускоренного переноса, которая обрабатывает сигналы g и h из каждого разряда по следующему правилу:

(6.10.)

Для реализации ускоренного переноса в одноразрядные двоичные сумматоры необходимо ввести дополнительные ЛЭ для формирования сигналов g_i+1 и h_i+1 согласно формулам (6.9.).

Контрольные вопросы

1. Каково назначение дешифратора? Напишите таблицу истинности.

2. Каково назначение шифратора? Напишите таблицу истинности.

3. Что такое мультиплексор? Выведите структурную формулу функционирования восьмивходового мультиплексора.

4. Опишите работу одноразрядного и n-разрядного сумматора. Приведите таблицы истинности.

Глава 7

Анализ работы КЦУ

Быстродействие КЦУ

Так как логические элементы, входящие в состав КЦУ, переключаются с задержкой t_здр, то при изменении в некоторый момент времени комбинации входных сигналов выходные сигналы устройства, если они изменяются в результате этого, примут установившиеся значения только после того, как закончатся переходные процессы в соответствующих логических элементах. На пути от входов устройства к его выходам отдельные логические элементы включены последовательно. Поэтому длительность переходных процессов будет зависеть от числа логических элементов, которые включены в такой цепочке. Применяемая в настоящее время методика определения t_здр в логических элементах, предусматривающая использование при измерении цепочки включенных друг за другом однотипных логических элементов, позволяет при оценке общей задержки в такой цепочке суммировать задержки отдельных логических элементов. При оценке быстродействия КЦУ необходимо выявить ту цепочку логических элементов между входами и выходами устройства, которая будет задавать наибольшую задержку, и сложить между собой задержки логических элементов этой цепочки. Обычно она содержит наибольшее число включенных друг за другом от входов до выходов логических элементов. Но могут быть исключения, связанные, например, с наличием в более короткой цепочки отдельных инерционных логических элементов с большим t_здр. Поэтому в общем случае необходимо проанализировать все цепочки логических элементов от входов до выходов и выявить такую, которая дает наибольшую задержку.

Пример. Синтезировать на логических элементах И-НЕ КЦУ, имеющее четыре входных сигнала X₁, X₂, X₃, X₄ и один выходной Y, заданное таблицей истинности (табл. 7.1.). Найти максимальную задержку, считая, что задержки во всех логических элементах одинаковы и составляют t_здр.

Табл. 7.1. Таблица истинности функции 4-х переменных

Номер набора	X4	X3	X2	X1	Y	Номер набора	X4	X3	X2	X1	Y

Использую законы алгебры логики можно получить следующую ворму данного КЦУ:

(7.1.)

Структурная схема и временные диаграммы на основе этой формулы приведены на рис. 7.1.1. Цепочка логических элементов от входов до выхода содержит от двух до пяти элементов. В данном случае наибольшая задержка в 4t_здр связана с прохождением сигнала от входов до выхода по самой длинной цепочке. На временной диаграмме рассмотрено прохождение сигнала в схеме, когда на входе код 1110 изменяется на код 1001. Для упрощения картины переходных процессов предполагается, что сигналы в каждом элементе имеют одинаковую задержку t_здр, а сами сигналы прямоугольные. Задержка прохождения сигнала снижает быстродействие КЦУ, так как во многих случаях очередное изменение входных сигналов может быть допущено лишь после завершения переходных процессов и фиксации на выходе установившихся значений сигналов.

Рис. 7.1.1. Структурная схема и временные диаграммы КЦУ

Это ведет к образованию помехи в работе схемы, продолжительность которой в нашем случае равна t_здр. При синтезе можно постараться не допускать задержек и связанных с ними помех

Состязания в КЦУ

Неодинаковую задержку прохождения сигнала в отдельных частях КЦУ иногда ассоциируют с “состязаниями” в скорости переключения логических элементов. В результате этого явления на выходах некоторых элементов могут появляться импульсные помехи.

Пример. Рассмотреть временные диаграммы в КЦУ, заданном структурной формулой

(7.2.)

Входной сигнал изменяется с кода 001 на код 111. Задержка в каждом логическом элементе t_здр. Структурная схема КЦУ и временные диаграммы для данного примера приведены на рис. 7.2.1.

Рис. 7.2.1. Структурная схема и временные диаграммы КЦУ

В данном случае на выходе КЦУ при изменении кода входного сигнала 001 на код 111 кратковременно устанавливается нулевое значение (на время 3t_здр), хотя по условиям работы в соответствии с (7.2.) выходное значение должно было сохраниться на единичном уровне. Это непосредственно вытекает из временных диаграмм, если пренебречь задержками переключения логических элементов. Когда длительность помехи превысит определенную величину, возможно нарушение работоспособности подключенных к выходу КЦУ устройств (триггеров, счетчиков и т.д.). В подобных случаях “состязания” называют “опасными”. Для борьбы с ними можно принимать различные меры. Во-первых, иногда можно предусмотреть такой порядок смены входных кодов, при котором либо импульсные помехи не будут появляться на выходе вообще, либо их длительность уменьшится до безопасной величины. Можно показать, что в рассмотренном на рис 7.2.1 примере задержка момента перехода в единичное состояние сигнала X₁ по отношению к сигналам X₂ и X₃ приводит к пропорциональному уменьшению длительности помехи на выходе. В необходимых случаях такую задержку можно ввести искусственно включением цепочки из четного числа инверторов. Во-вторых, при синтезе соответствующего КЦУ можно иногда найти такой вариант структурной формулы (а, следовательно, и структурной схемы), при котором удается уменьшить величину импульсной помехи.

В-третьих, можно организовать синхронную передачу сигналов от одного устройства к другому. Для этого вводятся специальные импульсы синхронизации, которые задают моменты передачи информации между отдельными устройствами. Пауза между импульсами синхронизации может быть выбрана такой, чтобы за ее время закончились переходные процессы, и на выходах устройств установились стационарные значения.

Синхронная передача информации в современных цифровых устройствах применяется очень широко. Этот вопрос уже обсуждался ранее, например, при рассмотрении типовых КЦУ, в том числе мультиплексоров. Отметим, что наличие “состязаний” и возникающие при этом импульсные помехи влияют на надежность цифровых устройств.

Контрольные вопросы

1. Определите методику расчета быстродействия КЦУ.

2. Объясните понятие «состязания в КЦУ». Приведите пример.

3. Какие методы борьбы с помехами в КЦУ Вы знаете?

Глава 8

Понятие о ПЦУ