Как правило, сложные цифровые устройства основаны на соединении по определенной схеме логических элементов НЕ, И, ИЛИ и комбинаций типа И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, И-ИЛИ и др.
Зависимость выходной логической переменной Yi устройства от входных переменных Xj (j=1, 2,…,m) характеризуется логической функциейБулевой алгебры23
Yi=fi(X1, Х2,…, Хm) , i=1, 2,…,n .
Наиболее полная и распространенная форма представления логической функции – это таблица истинности. В табл. 4.4 представлены некоторые логические функции двух переменных Х1 и Х2 .
Основными операциями, выполняемыми с логическими переменными, являются дизъюнкция (ИЛИ), конъюнкция (И), инверсия (НЕ). На основании этих операций может быть построена любая логическая функция.
Таблица истинности типовых функций двух переменных
Таблица 4.4.
| Номер набора | Набор переменных | YI ИЛИ | YII И | YIII ИЛИ -НЕ | YIV И- НЕ | YV ~ | YVI |
| X1 | X2 |
| | | | | | | | | |
Интегральные схемы, предназначенные для передачи и обработки сигналов в логической цифровой форме – логических сигналов, называются логическими интегральными элементами. Условные обозначения логических элементов показаны на рис. 4.17.
| Рис. 4.17. Условные обозначения типовых логических элементов |
Из логических элементов могут быть образованы различные в функциональном отношении логические схемы (ЛС). Среди них в зависимости от принципа обработки сигналов различают комбинационные и последовательные ЛС. В комбинационной ЛС сигнал на выходе зависит от сигналов, действующих на входах. Последовательная ЛС имеет память, сигнал на ее выходе зависит не только от сигналов на входах, но и от предшествующего состояния схемы (см. п. 1.6.4, п. 1.6.5).
Логическая схема с памятью
Одним из важнейших узлов логических элементов, который реализует функцию «Память», является триггер. Его выходная переменная зависит не только от комбинации значений двух входных переменных X1 и X2 , но и от предшествующего состояния триггера. Для того чтобы запомнить кратковременный входной сигнал X1 =1 или X2 =1 используется обратная связь. Выходная переменная Y подается на вход триггера. Если принять, что по сигналу X1 =1 триггер должен устанавливать на выходе Y =1, а по сигналу X2=1 устанавливать Y=0, то оператор триггера можно представить логическим выражением
Y=(X1+Y)· 
2.
Одновременная подача сигналов X1 =1 и X2 =1 в рассматриваемом случае теряет смысл и исключается.
Схема реализации триггера в соответствии с приведенным логическим выражением показана на рис. 4.18а. Условное графическое изображение триггера, реализованного на интегральной схеме, приведено на рис. 4.18б.
| Рис. 4.18. Реализация триггера на элементах НЕ, ИЛИ, И (а) и условное обозначение RS-триггера (б) |
Q=Y  |
По способу переключения и по закону функционирования триггеры можно разделить на следующие группы: RS-триггеры с раздельной установкой 0 и 1; D-триггеры задержки; универсальные JK-триггеры; T-триггеры счетные. Название триггеров определяется первыми буквами слов на английском языке: S (set - установить); R (reset - выключить); T (toggle - релаксатор); J (jerk - резко включить); K (kill - резко выключить); D (delay - задержка).Выходной сигнал триггера принято обозначать буквой Q.Приведенный на рис. 4.18 триггер относится к группе RS-триггеров. Такие триггеры, как и триггеры других типов, могут быть реализованы на различных логических элементах и поэтому могут быть представлены различными логическими схемами. Промышленность выпускает интегральные схемы триггеров.
Цифровые устройства
На основе логических схем и триггеров реализуют различные функциональные устройства цифровых систем управления (регистры, счетчики, дешифраторы, шифраторы, мультиплексоры, сумматоры, запоминающие устройства и др.). На их основе может быть синтезировано унифицированное устройство с широким набором логических и вычислительных функций, воспроизведение которых осуществляется с помощью заранее составленной программы управляющих воздействий. Такое программно-управляемое унифицированное цифровое устройство, выполненное на большой интегральной схеме, называют микропроцессором (МП). Он предназначен для обработки цифровой информации и управления процессом этой обработки. Микропроцессор как управляющее устройство может входить составной частью в систему управления электронного аппарата.
Представим микропроцессор в виде некоторого «черного ящика» (рис. 4.19а). Он имеет вход и выход для рабочей информации (данные D, 
) и вход для команд Х управления данными.
| Рис. 4.19. Микропроцессор как «черный ящик» (а) и упрощенная структура микропроцессорной системы управления (б) |
Внутри МП происходят два процесса: процесс обработки данных, в котором поступающие в МП данные D подвергаются логическим и вычислительным операциям и в новом качестве выводятся из МП, и процесс управления обработкой данных D на основе заранее составленной программы (Х).
Источником исходных данных и программы является запоминающее устройство (ЗУ). Приемником обработанных данных служит так называемое «устройство ввода-вывода» (УВВ), через которое обработанная цифровая рабочая информация в преобразованном виде передается на объект управления (ОУ), например, формирователь импульсов управления электронным ключом (рис. 4.19б). Из ОУ в УВВ по обратной связи может поступать информация о состоянии объекта управления. Поток рабочей информации может иметь обратное направление от УВВ к МП и к ЗУ. Это позволяет обрабатывать данные обратных связей и запоминать результаты операций, выполненных микропроцессором. Взаимосвязанная совместная работа всех устройств обеспечивается управляющими сигналами, которые передаются от МП к ЗУ и к УВВ. Согласование действий во времени достигается с помощью синхронизирующих импульсов, для выработки которых предусматривают генератор тактовых импульсов. При такой организации информационных процессов МП, ЗУ и УВВ в совокупности называют микропроцессорной системой управления.
