Формирование временной задержки на RC-цепочке

Примеры электронных устройств

Формирование временных задержек

Формирование временной задержки на RC-цепочке

Элементы КМОП логики обладают большим входным сопротивлением, поэтому на ней можно построить временные задержки, используя обычные RC-цепи. На рис. 7. 1, а приведена схема такой временной задержки, а на рис. 7. 1, б ее временные диаграммы.

а) б)

Рис. 7. 1. Формование временной задержки на RC-цепочке

Уровни выходного сигнала КМОП логики близки к напряжению питания (при единичном сигнале) и к нулевому напряжению (при нулевом логическом сигнале). Порог переключения примерно равен половине напряжения питания.

При перепаде входного сигнала 0-1, конденсатор заряжается через резистор R1, напряжение на конденсаторе определяе6тся следующим уравнением

, где . (7.1)

При уравнение (7.1) примет вид

, отсюда

и . (7.2)

При перепаде входного сигнала 1-0, конденсатор разряжается через резистор R2, процесс симметричен заряду, время задержки равно

, где . (7.3)

Если задержки на включение и выключение должны быть одинаковы, то достаточно одного резистора без диодов. Схемы с RC-цепями формируют стабильные выдержки длительностью не превышающие нескольких секунд.