Синтез комбинационного устройства-преобразователя кода

Синтез комбинационного устройства рассмотрим на примере реализации преобразователя кода для семисегментных индикаторов. Будем считать, что светодиодные семисегментные индикаторы выполнены с общим катодом, т.е. сегменты высвечиваются при подаче на них уровня логической единицы. Преобразователь кода представим в виде дешифратора с семью выходами (количество выходов КУ равно количеству реализуемых функций). Схема соединения выводов преобразователя к сегментам индикатора приведена на рис. 2.5. Обозначение сегментов индикатора стандартное и соответствует общепринятым

нормам. В данном случае будем считать, что сегменты будут высвечиваться при подаче на них уровня логической “1”.

Пусть обозначения функций соответствуют именам сегментов, тогда таблица состояния функций будет выглядеть так

Для зажигания цифры 1 необходимо подать уровни логической “1” на сегменты “b” и “c” и т.д. Преобразователь предназначен для индикации цифр десятичной системы счисления, и поэтому значения функций для наборов переменных, начиная с номера 10, для индикатора безразличны. Безразличные значения функций обозначены знаком ~ (тильда).

После заполнения таблицы состояния устройства составляются аналитические выражения (СНДФ) для каждой функции и строятся карты Карно, предназначенные для минимизации этих функций. Карты Карно можно заполнять и без записи СНДФ, что сократит количество действий разработчика при синтезе устройства.

Очевидно, что без минимизации функции преобразователя получились бы весьма громоздкими, т.к. каждая содержала бы по девять минтермов, состоящих из четырех переменных. Порядок составления карт Карно и получения минимальных НДФ роли не играют. Для удобства с точки зрения последовательности изложения алгоритма действий, минимизацию начнем с функции а(рис.2.6), реализующей индикацию цифры 0.

Для функции bкарта Карно представлена на рис.2.7. Она содержит три контура, следовательно, МДФ будет содержать всего три простых конъюнкции.

Карта Карно для функции “c” представлена на рис.2.8. Она содержит четыре контура, следовательно, функция будет содержать тоже четыре минтерма.

Аналогично строятся карты Карно и записываются минимальные ДФ и для других функций. После получения всех МДФ производят выбор требуемого базиса логических элементов и составляют принципиальную схему. Многие фрагменты отдельных функций могут быть использованы при реализации общих для этих функций операций. В общем случае, принципиальную схему преобразователя кода можно построить на базе элементов И-ИЛИ-НЕ.

Дешифраторы

Линейный или одноступенчатый дешифратор.Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать,что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода.Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы (при этом на всех остальных выходах уровень логического 0), так и уровень логического 0 (при этом на всех остальных выходах уровень логической 1). В дешифраторах каждой выходной функции соответствует только один минтерм, аколичество функций определяется количеством разрядов двоичного числа. Если дешифратор реализует все минтермы входных переменных, то он называется полным дешифратором (в качестве примера неполного дешифратора можно привести дешифратор двоично-десятичных чисел).

Рассмотрим пример синтеза дешифратора (полного) 3 ®8, следовательно, количество разрядов двоичного числа - 3, количество выходов - 8.

Таблица состояний дешифратора

Х3Х2Х1	Z0Z1Z2Z3Z4Z5Z6Z7
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1

Как следует из таблицы состояния, каждой функции соответствует только один минтерм, следовательно, не требуется минимизировать эти функции (рис. 2.9).

Из полученных уравнений и схемы дешифратора следует, что для реализации полного дешифратора на m входов (переменных) потребуются n = 2^mэлементов конъюнкции (количество входов каждого элемента “И” равно m)и m элементов отрицания.

Пирамидальные дешифраторы.Пирамидальные дешифраторы позволяют реализовать схему на базе только двухвходовых элементов логического умножения (конъюнкции). Рассмотрим пример реализации дешифратора 3®8

Для построения такого дешифратора потребуется 12 двухвходовых элементов 2И и три инвертора. Пирамидальные дешифраторы при больших количествах входных переменных позволяют несколько упростить конструкцию устройства, т.е. уменьшить количество интегральных микросхем.

Промышленностью стран СНГ, в том числе и России, выпускаются различные модификации дешифраторов в интегральном исполнении. Обозначение дешифраторов на принципиальных схемах показано на рис. 2.10.

Двухступенчатые дешифраторы на интегральных микросхемах. Пример дешифратора для пятиразрядного двоичного кода. Каждый дешифратор выполнен с управляющими входами, объединенными конъюнктивно. При выполнении условия конъюнкции на выходе, номер которого соответствует десятичному эквиваленту двоичного кода, появится уровень логического “0”. В противном случае все выходы находятся в состоянии логической единицы (рис.2.11). Как следует из рис. 2.11, пятиразрядный дешифратор, имеющий 32 выхода, выполнен на базе четырех дешифраторов с использованием лишь одного дополнительного инвертора, что достигнуто благодаря наличию входной управляющей логики каждой интегральной микросхемы. Нетрудно заметить, что входная логика дешифраторов КР1533ИД7 позволяет реализовать функцию дешифратора 2®3 без дополнительных элементов, а полного дешифратора 2®4 с использованием одного инвертора.

Шифраторы

Шифратор- это логическое устройство, выполняющее преобразование позиционного кода в n разрядный двоичный код. Таким образом, шифратор - это комбинационное устройство, реализующее обратную дешифратору функцию.

Пример шифратора для трех переменных.

Таблица состояния шифратора:

Схема шифратора семиразрядного позиционного кода в трехразрядный двоичный код приведена на рис. 2.12.

Мультиплексоры

Мультиплексор - коммутатор цифровых сигналов. Мультиплексор представляет собой комбинационное устройство с mинформационными,nуправляющими входами и одним выходом. Функционально мультиплексор состоит из m элементов конъюнкции, выходы которых объединены дизъюнктивно с помощью элемента ИЛИ с m входами. На одни входы всех элементов конъюнкции подаются информационные сигналы, а другие входы этих элементов соединены с соответствующими выходами дешифратора с n входами.

Функциональная схема мультиплексора приведена на рис.2.13.

Из рис. 2.13. следует, что мультиплексор содержит дешифратор на соответствующее число выходов (число выходов дешифратора определяется числом информационных входов мультиплексора), элементы конъюнкции на два или на три входа каждый и элемент дизъюнкции с числом входов, равным количеству информационных линий D0 . . . Dm. Число входов элементов И может быть равным только двум, однако, во многих случаях возникает необходимость стробирования выходного сигнала мультиплексора импульсами независимого источника. В таких случаях в структуре мультиплексора используются элементы И с тремя входами. Одни из входов всех элементов конъюнкции, в последнем случае, объединяются, и по этой линии подается сигнал разрешения работы мультиплексора (стробирующий сигнал). Наличие дополнительного управляющего входа расширяет функциональные возможности мультиплексора и позволяет проще реализовать методы борьбы с гонками.

На рис. 2.14 показано обозначение мультиплексора на принципиальных и функциональных электрических схемах.

Из уравнения мультиплексора видно, что на его выход будет передаваться сигнал только с одного входа, номер которого совпадает с числом, соответствующим кодовой комбинации Х1 и Х2. Если Х1=Х2=0, на выход мультиплексора будет передаваться сигнал с входа D0. Когда на адресных (управляющих) входах Х1=1 и Х2=0, то на выход будет передаваться сигнал с входа D1 и т.д.

Мультиплексоры нашли широкое применение в вычислительной технике в качестве коммутаторов цифровых сигналов. Они используются в компьютерах и микропроцессорных контроллерах для коммутации адресных входов динамических оперативных запоминающих устройств, в узлах объединения или разветвления шин и т.д. На базе мультиплексоров можно построить различные комбинационные устройства с минимальным числом дополнительных элементов логики. Следует отметить, что мультиплексоры хотя, и предназначены для коммутации цифровых сигналов, но с помощью мультиплексоров, изготовленных по КМОП технологии, можно коммутировать и аналоговые сигналы.

Универсальные логическиемодули(УЛМ) на МS. Кроме коммутационных функций, мультиплексоры позволяют реализовать комбинационные устройства на m(m-количество управляющих входов) входов и на один выход. Если комбинационное устройство, построенное на базе мультиплексора, не требует подключения дополнительных элементов логики, оно называется универсальным логическим модулем. Отметим, что мультиплексор 8®1 (3 управляющих и 8 информационных входов) позволяет реализовать любую функцию трёх переменных.

Для получения УЛМ управляющие входы мультиплексора представляют как информационные, а информационные входы - как настроечные (следовательно, у мультиплексора 8 ®1 будут три информационных и 8- настроечных входов).

Пусть функция задана в виде карты Карно (рис.2.15).

При построении УЛМ на карте Карно минимизационные контуры не проводятся. По карте записывается СHДФ с учетом состояния информационных (настроечных) входов мультиплексора.

Cопоставляя полученную СHДФ с формулой мультиплексора, определяем номера коэффициентов “а”, т.е.

Следовательно, эти коэффициенты равны единице, т.е. D₀= D₃= D₅= D₆= 1, а на остальных настроечных входах логические нули, т.е. D₁= D₂= D₄= D₇= 0.

Схема комбинационного устройства, построенного на базе мультиплексора 8-1 и реализующего функцию f (x), приведена на рис. 2.16.

Как следует из рис. 2.16, построение комбинационного устройства на базе мультиплексора сводится к объединению настроечных входов так, чтобы получилось две группы. К одной группе входов, в соответствии с заданной функцией, подают логический “0”, а другой - “1”.

На базе мультиплексоров можно синтезировать комбинационные устройства, которые могут реализовать функции на большее число переменных, чем количество управляющих входов мультиплексора. Очевидно, и в этом случае, мультиплексор сохраняет свою универсальность, так как часть переменных реализуемой функции непосредственно подается на входы Х₁. . . Х_m мультиплексора (количество переменных, непосредственно подаваемых на управляющие входы мультиплексора равно m).

Синтез комбинационного устройства на мультиплексоре, реализующего функцию с числом переменных больше, чем число управляющих входов мультиплексора. Часто использование мультиплексора при синтезе КУ существенно упрощает этот процесс и схему цифрового автомата.

В общем случае, когда требуется синтезировать КУ, реализующее функцию N аргументов на мультиплексоре с M управляющими входами и 2^Минформационными входами, М младших переменных из набора Х₁, Х_2, . . . . Х_N следует подать на управляющие входы, а информационные сигналы (настроечные) D₀, D₁, . . . . D₂^мнужно представить функциями остальных (N - M) переменных, как показано на рис. 2.17. Тогда синтез КУ сводится, по сути дела, к синтезу схемы формирования информационных сигналов, которую можно рассматривать как внутреннее более простое КУ.

Рассмотрим пример синтеза КУ для реализации функции пяти переменных на мультиплексоре с двумя управляющими входами. Тогда “младшие” переменные Х₁и Х₂подаются на управляющие входы Х1и Х2, соответственно. Выходную функцию Y будет определять карта Карно управления информационными входами (рис. 2.18). Каждый информационный сигнал, в свою очередь, является функцией трех переменных: Х₃, Х₄, Х₅. Для каждого информационного сигнала можно составить карту Карно и с её помощью минимизировать логическое выражение функций D₀, D₁, D₂и D₃. По минимизированным логическим выражениям строится схема формирования информационных сигналов (настройки) в любом известном базисе.

На мультиплексорах с двумя управляющими входами легко можно синтезировать КУ при числе переменных N £ 6. На мультиплексорах с тремя и четырьмя управляющими входами можно синтезировать функции и большего количества переменных. Карты управления информационными входами для этих случаев показаны на рис. 2.18.

При синтезе КУ на мультиплексорах можно использовать следующий алгоритм действий:

-составить таблицу истинности КУ;

-подать на управляющие входы мультиплексора младшие переменные;

-представить информационные сигналы функциями остальных переменных и составить карту Карно для каждого информационного сигнала;

- минимизировать логические выражения для сигнала на каждом информационном входе;

- по логическим выражениям составить схему формирования сигналов, подаваемых на информационные входы мультиплексора.

Синтез пороговой ячейки

Пороговая ячейка. Составим логическую цепь трехвходовой пороговой ячейки, сигнал на выходе которой будет равен 1; когда на ее входах присутствует не менее двух единиц.

1. Составим таблицу функционирования.

	X1	X2	X3	F

2. Для составления логической функции необходимо составить сумму конъюнкций (произведений) всех логических переменных, соответствующих тем строкам, где логическая функция равна 1, причем в конъюнкциях переменная берется без инверсии, если она равна 1, и с инверсией в противном случае:

3. Минимизация полученного выражения. Применим для членов 3 и 4 закон склеивания.

Умножим последнее слагаемое на (1+Х₃) (это не изменит общее выражение) и повторим предыдущую процедуру.

Вновь умножим третье слагаемое на (1+Х₃):

Применим для слагаемых 3 и 4 закон поглощения. Получим

- это и есть минимизированная функция.

4. Приведем функцию к виду, удобному для реализации на элементах И-НЕ:

.

Применим правило Моргана: Y=

Это выражение можно реализовать в базисе И-НЕ.

Исходя из полученного выражения составим схему (рис.2.19)

Рис. 2.19. Схема пороговой ячейки