Методическое указание о структуре построения ответа.

Методическое указание о структуре построения ответа.

В учебное пособие включены основные вопросы по дисциплине « Типовые элементы СВТ», вынесенные на экзамен для специальности 2204.

Ответ должен состоять из следующих частей:

1. Функциональное определение элемента.

2. Структура схемы, примененные логические элементы и их таблицы состояний.

3. Предустановки, если они есть ( например, установка « лог.0» на выходе, и т.д.)

4. Указать вход, условие появления входного сигнала ( входного кода).

5. Указать выход, условие появления сигнала на выходе.

6. Показать прохождение входного кода и управляющих сигналов.

7. Привести пример с заданным цифровым кодом.

Например, вопрос: «Полный сумматор».

Пример построения ответа:

1. Полный двоичный сумматор — электронный узел, выполняющий операцию суммирования двух чисел, представленных в виде двоичных кодов, которые могут принимать значение «0» или «1».. При этом происходит сложение этих чисел в данном i-м разряде и прибавление единицы переноса (если она возникает) из младшего ( i– 1) –го разряда, а также формирование переноса в старший ( i+ 1). В результате операции сложения формируется значение суммы в данном разряде (Si) и переноса ( Pi) в старший (i+1).

2. Схема полного сумматора реализована на следующих логических элементах:

- логическое И, значение лог. «1» возникает на выходе тогда и только тогда , когда на всех входах присутствуют лог. «1». Иначе на выходе формируется лог. «0».

- Логическое ИЛИ, далее табл. состояний.

- Исключающее ИЛИ, далее табл. состояний.

3. В исходном состоянии сигналы на входах отсутствуют.

4. Двоичные коды подаются на входы Xi и Yi и P(i-1)( см. рис.8)

5. Значение суммы формируется на выходе элемента исключающее ИЛИ ( №2), значение переноса в старший разряд формируется на выходе элемента ИЛИ (№5). Единичное значение суммы формируется при наличии на входах Xi и Yi и P(i-1) схемы одной или трех лог. «1». Единичное значение переноса формируется при наличии двух или трех лог. «1» на входах Xi и Yi и P(i-1) схемы.

6. Промежуточный результат логического сложения с выхода элемента исключающее ИЛИ (№1) поступает на вход элемента исключающее ИЛИ (№2) для формирования значения суммы Si, а также на вход элемента И (№4) для формирования промежуточного значения переноса.

Триггеры

Триггеры, в отличие от логических элементов, обладают памятью. Под памятью электронных устройств подразумевают способность сохранять выходное состояние и после прекращения входных сигналов.

Простейшими триггерами, на основе которых организованы и другие виды, являются RS- и RS(инверсный)-триггеры.

Схемно они одинаковы, но переклю­чаются разными сигналами: для триггера из элементов ИЛИ—НЕ (RS-триггер)—это напряжение высокого уровня, а для варианта из эле­ментов И—НЕ (RS (инверсный)-триггер)—низкого. Их логическая структура с обозна­чением входов и выходов показана на рис.1.1 и 1.2.. Работу этих триггеров характеризуют соответствующие таблицы состояний. Индексами tn и tn+1 обозначены два соседних дискретных момента (два такта) — tn до прихода переключающего импульса и tn+1—после его прихода. Выход Q называют прямым, Q(не)—инверсным. В таблицах состояния триггеров столбец, отра­жающий состояние выхода Q(не), нередко опускают: сигналы на этом выходе всегда инверсны по отношению к прямому выходу.

С приходом активного сигнала на вход S либо S(инверсный) (от англ. set—уста­навливать) на прямом выходе установится напряжение высокого уровня, на инверсном соответственно — низкого. На втором входе при этом должен быть нейтральный сигнал. В новое состояние триггер переходит скачком благодаря положительной перекрестной обратной связи между элементами. Если после переключения триггера активный сигнал на входе станет нейтральным, триггер сохранит новое состояние, в котором он будет удер­живаться действием той же обратной связи. Повторные импульсы на вхо­де S никак не повлияют на состояние триггера.

Активный сигнал на входе R (от англ. reset—устанавливать вновь) вызовет обратное переключение: на прямом выходе появится низкое на­пряжение, на инверсном — высокое. Появление активных сигналов одновре­менно на обоих входах приводит к тому, что на обоих выходах будут на­пряжения одинакового уровня. Такое сочетание входных сигналов называют неопределенным или запрещенным и в условиях нормальной работы его избегают.

RS-триггеры широко используют в аппаратуре, в том числе и в им­пульсных устройствах.

Такт tn

Такт tn+1

Такт tn

Такт tn+1

Rn

Sn

Qn+1

_ Qn+1

Rn

Sn

Qn+1

_ Qn+1

Qn

_ Qn

Qn

_ Qn

U

U

Вх.S

Вх.S

U

U

Вх.R

Вх.R

U

U

Вых.Q

Вых.Q

U

U

Вых.Q

Вых.Q

Рис.1.1 RS-триггер Рис.1. 2. RS(не)-триггер:

По способу введения информации триггеры подразделяют на асинхрон­ные и синхронные.

У асинхронных триггеров есть только информационные входы. Эти триггеры отличает свойство срабатывать сразу после изменения сигналов на входах. Типичный пример асинхрон­ных триггеров — рассмотренные RS- и RS(не)-триггеры.

У синхронных триггеров смены сигналов на информационных входах еще недостаточно для срабатывания. Необходим дополнительный командный импульс, который подают на специальный синхронизирующий, или, как его чаще называют, тактирующий вход [ С ]. В зависимости от исполнения синхрон­ные триггеры управляют либо по уровню напряжения тактового импульса (триггеры-защелки), либо по его фронту или срезу. Управление по уровню напряжения иногда называют статическим, а по перепаду (фрон­ту или срезу) - динамическим.

Синхронные триггеры с управлением по уровню срабатывают в момент, когда напряжение тактового импульса достигает порогового уровня. Сигна­лы на выходах при этом принимают значения, которые определены функ­циональным видом триггера и сочетанием сигналов на информационных входах. Специфика этих триггеров такова, что пока длится тактовый им­пульс, смена сигналов на информа­ционных входах приводит к новым переключениям. С окончанием тактового импульса такой триггер сохраняет (защелкивает) свое выходное состояние. Другими словами, наличие тактового импульса обеспечивает триггеру-за­щелке асинхронный режим работы, отсутствие—режим хранения.

Вторая разновидность синхронных триггеров реагирует только на пере­пады напряжения на тактовом входе, причем в зависимости от схемного решения, либо от низкого уровня к высокому (активный фронт), либо от высокого к низкому (активный срез), т. е. импульсы, поступающие на так­товый вход, воспринимаются только в те короткие моменты, когда их со­стояние меняется определенным образом .

В функциональном отношении, т. е. по способу организации логических связей между входами и выходами, наиболее употребительны помимо упо­минавшихся следующие виды триггеров: D- и JK-триггеры.

D-триггеры — синхронные. Они имеют два входа: информационный D и тактовый С. Принципиальная особенность D-триггеров состоит в том, что уровень напряжения на прямом выходе с каждым при­шедшим тактовым импульсом принимает значение сигнала, действующего на информационном входе D в момент поступления тактового импульса, и сохраняет (запоминает) это состояние до следующего такта. Говоря иначе, D-триггер задерживает на один такт информацию, существовавшую на вхо­де D, поэтому D-триггеры часто называют триггерами задержки.

JK-триггеры функциональном отношении они близки синхронным

Причем вход J соответствует входу S, а К — входу R. В от­личие от RS-триггеров для JK-триггеров не существует запрещенных вход­ных комбинаций. Когда на информационных входах J и К одновременно действует напряжение высокого уровня, то с каждым тактовым импульсом происходит переключение

Многие JK и D-триггеры имеют дополнительные входы S и R, которые позволяют реализовывать асинхронное управление, как было описано ранее. Следует только иметь в виду, что для триггеров семейства ТТЛ активный управляющий сигнал на этих входах — напряжение низкого уровня, а для КМОП — высокого; в последнем случае, если входы Sи R не использу­ются, то они должны быть заземлены.

При выполнении различных арифметических и логических опе­раций возникает необходимость хранения кода числа в течение некоторого времени. Иногда нужно сдвинуть этот код вправо или влево, подсчитать количество импульсов, выбрать заданные комби­нации кодов и т. д. Такие операции выполняют специальные уст­ройства ЭВМ: регистры, счетчики и дешифраторы, сумматоры.

РЕГИСТРЫ.

Определение

Регистр — функциональное устройство, предназначенное для приема и запоминания n-разрядного слова (кода) X1, X2 . . ., X n-1, Хn, а также для выполнения определенных микроопераций над этим словом.

Регистр представляет собой упорядоченную совокупность триг­геров со схемой управления входными и выходными сигналами.

Разрядность регистра соответствует количеству используемых в нем триггеров.

Каждый триггер регистра имеет прямой и инверсный выходы, используемые соответственно для получения прямого и ин­версного кодов.

Классификация.

С помощью регистров можно осуществлять опера­ции преобразования информации из одного вида в другой (последо­вательного кода слова в параллельный и т. п.), а также некоторые логические операции (поразрядное логическое сложение и умноже­ние и т. п.).

По виду выполняемых операций (микроопе­раций) над словами различают регистры для приема, передачи и сдвига информации.

По способу приема и передачи информации, различают последовательные, параллельные и параллельно-последовательные регистры.

По количеству каналов, по которым поступает информация на входы разрядов, регистры бывают одно- и парафазными. В однофазных регистрах информация поступает на каждый разряд только по одному каналу (прямому или инверсному), а в парафазных — по обоим каналам.

По количеству тактов управления, необхо­димых для записи кода слова, различают одно-, двух- и многотактные (n-тактиые) регистры.

Парафазный регистр

Установка триггеров регистра в состояние 0, прежде чем записать в них информацию, ведет к затратам времени. Для увеличения быст­родействия регистров используется парафазная передача информа­ции с регистра на регистр. При этом используются оба входа триг­гера и по ним одновременно подаются сигналы 1 и 0. Схема передачи парафазных кодовых сигналов в регистрах приведена на рис.2.2. Код, записанный в регистр Рг1, передается при наличии на шине Пруправляющего сигнала приема информации в регистр Рг2.

Передача кода осуществляется через группу схем И1 и И2 (при этом через схемы И1передаются прямые, а через схемы И2 — инверсные значения переменных). На единичных и нулевых входах каждого триггера регистра Рг2 возникают комбинации I и 0или 0 и 1 входных сигналов, устанавливающих триггеры этого регистра в требуемое состояние независимо от их исходного состояния.

Qn=Xn

Q n-1=Xn-1

Q2=X2

Q1=X1

Рис.2.2. Схема передачи парафазных кодовых сигналов в регистрах.

Сдвигающий регистр

2.3.3.1. Определение

Сдвигающие регистры, предназначены для выполнения операции сдвига слова информации, т. е. для пе­ремещения всех цифр слова в направлении от старших к младшим разрядам (сдвиг вправо) или от младших к старшим разрядам (сдвиг влево). Сдвиг кода влево на один разряд будет соответствовать ум­ножению кода числа на основание системы счисления, а сдвиг вправо — делению. Это объясняется тем, что вес каждого разряда кода для позиционной системы счисления определяется его позицией в коде.

В регистрах, как правило, сдвиг числа на k разрядов осуществля­ется за k тактов или за k микроопераций сдвига. Микрооперация сдвига — сдвиг числа на один разряд вправо или влево относи­тельно принятой разрядной сет­ки. Сдвигающий регистр содер­жит такие же шины передачи по входам, как и регистры приема ипередачи информации, но тригге­ры сдвигающих регистров обяза­тельно должны быть сложными, с внутренним запоминанием.

Сдвигающий регистр можно использовать для преобразования параллельного кода, принятого в регистр, в последовательный. Для этого достаточно принятый код сдвигать до тех пор, пока весь он не будет выдвинут из регистра. С точки зрения уменьшения количества и элементов сдвигающие регистры целесообразно строить на D- триггерах.

Описание работы схемы.

На рис.2.3 приведена схема сдвигающего регистра для преобразования параллельного кода в последовательный. Схема реализована на логических элементах И и D-триггерах.

- Установка этого регистра в состояние 0 выполняется отрицательным импульсом, подаваемым на вход R ( «Уст.0»).

- Параллельный код поступает на входы Х1-Xn. Запись параллельного кода на информационные входы D-триггеров регистра разрешается синхроимпульсом, поступающим на вход C2.

- Так, как n-й разряд параллельного кода поступает на S-вход n-го D-триггера, то выход Qn регистра установиться в 1, если Xn=1. Или сохранить состояние 0, если Xn=0.

-При воздействии фронта синхроимпульса на C вход D-триггера, значение кода с D-входа D-триггера передается на Q выход.( см. свойства D –триггера). Тогда за (n-1) раз формирования синхроимпульса на входе С1 регистра, на Qn выход регистра последовательно поступят все разряды кода, первоначально записанного на X1-Xn входы регистра, т.е выполняется операция преобразования параллельного кода в последовательный..

Рис2.3 Сдвигающий регистр на D-триггерах

СЧЕТЧИКИ

3.1.Определение.

Счетчик представляет собой устрой­ство, предназначенное для подсчета чис­ла сигналов, поступающих на его вход, и фиксации этого числа в виде кода, хранящегося в триггерах. Количество разрядов счетчика определяется наибольшим числом, которое должно быть получено в каждом конкретном случае. Для счета и выдачи результатов в счетчиках имеется один, вход и п выходов, в зависимости от количества разрядов.

В общем случае счётчик имеет М =2ⁿ устойчивых состояний, включая нулевое.

Под действи­ем входных сигналов счетчик, установленный в определенное состоя­ние, сохраняет его до тех пор, пока на вход не поступит следующий сигнал. Каждому состоянию счетчика соответствует порядковый но­мер 0, 1, 2, ..., М—1. Если в момент времени tсчетчик находится в i-м состоянии, то оно определяет число поступивших на счетчик сиг­налов. При подаче на вход счетчика М-го входного сигнала на выхо­де его возникает сигнал переполнения и счетчик возвращается в на­чальное состояние, т. е. счет единичных сигналов осуществляется в нем по модулю М или с периодом счета T=М.

Счетчики широко применяют в вычислительной технике и раз­личных устройствах автоматики, например для формирования адресов, команд, счета количества циклов выполнения операций, формирования кода в аналого-цифровых преобразователях и т. д.

Классификация счетчиков.

2.2.1. По целевому назначению счетчики подразделяют простые (суммирующие и вычитающие) и реверсивные. На прос­тые счетчики сигналы поступают с одним знаком, т. е. эти счетчики имеют переходы от состояния к состоянию только в одном направле­нии.

Суммирующий счетчик предназначен для выполнения счета в прямом направлении, т. е. для сложения. С подачей на вход очеред­ного единичного сигнала показание счетчика увеличивается на еди­ницу.

Вычитающий счетчик предназначен для выполнения счета единичных сигналов в режиме вычитания. Каждый сигнал, посту­пающий на вход такого счетчика, уменьшает его показание на еди­ницу.

Реверсивные счетчики предназначены для работы в режиме сложения и в режиме вычитания.

2.2.2. По способу организации счета счетчики под­разделяют на асинхронные н синхронные.

В асинхронных счетчиках сигнал от разряда к разряду передается естественным путем в различные интервалы времени в зависимости от со­четания входных сигналов.

В синхронных счетчиках сигналы от разряда к раз­ряду передаются принуди­тельным путем с помощью тактовых сигналов.

2.2.3. По способу организации цепей переноса между разрядами различают счет­чики с последовательным, параллельным и частично-параллельным переносом (только в группах разря­дов).

ДЕШИФРАТОРЫ

Определение

Дешифратор — логическая схема, соджержащая n входов и 2ⁿ выходов b преобразующая n-разрядное двоичное слово в соответствующий управляющий сигнал, который возникает только на одном из его выходов. Другими словами, дешифратор представля­ет собой совокупность схем И, формирующих управляющий сиг­нал на одном из выходов, в то время как на остальных выходах сиг­налы отсутствуют.

В табл.2. отражены возможные состояния дешифратора на три входа (п=3) и восемь выходов.

Таблица 2

Х1	Х2	Х3	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7

Выходы дешифратора имеют нумерацию, совпадающую с деся­тичным представлением двоичного числа от 0 до п—1. Если, на­пример, слово на входе имеет код 101 (табл. ), то единичный сигнал будет только на

__

пятом выходе дешифратора, т.е Y5=1.Действительно, если на элемент И5 поступает код X1X2X3 (X1=1, X2=0, X3=1), то на всех выходах дешифратора, кроме Y5, будут ло­гические 0.

Классификация дешифраторов.

По способу организации дешифрации слова дешифраторы подразделяют на одноступенчатые (линейные) и многоступенчатые (прямоугольные, пирамидальные).

По типу используемых элементов различают дешифрато­ры диодные, транзисторные и магнит­ные. На этих элементах составляются схемы И, которые и используются в дешифраторах.

В настоящее время схе­мы дешифраторов выпускаются в интег­ральном исполнении.

Полный дещифратор —дешифратор, имеющий столько выходов? сколько различных комбинаций может иметь n-разрядное двоичное число на его_входах, т.е. m = 2 ⁿ

Схема линейного дешифратора

На рис. 4.1.. приведена схема линейного дешифратора на три входа, у которого число выходов m=2 ³ = 8

Рис4.1..Схема линейного дешифратора

Для схемной реализации каждого выхода дешифратора доста­точно иметь один логический элемент И с числом входов, равным числу входов дешифратора.

Каждый выход дешифратора принима­ет значение, равное еди­нице, только при одном оп­ределенном наборе входных переменных Х1-Х3.

СУММАТОРЫ

Определение

Сумматор — электронный узел, выполняющий операцию суммирования двух цифровых кодов двух чисел. При сложении двух чисел, представленных в виде двоичных кодов, происходит сложение этих чисел в данном i-м разряде и прибавление единицы переноса (если она возникает) из младшего ( i– 1) –го разряда, а также формирование переноса в старший ( i+ 1).

Для n-разрядных слов под сложением понимается образование слова с числовыми значениями S(S1,S2,….,Sn), равного сумме числовых значений двух исходных слов: Х(X1,X2,…..,Xn) и (Y1,Y2,….,Yn).

Классификация

По принятой системе счисления и коди­рования различают сумматоры двоичные, троичные, десятич­ные, двоично-десятичные и др.

По способу организации суммирования сумматоры могут быть комбинационные и накапливающие. Сумма­тор для сложения многоразрядных чисел представляет собой набор одноразрядных сумматоров, имеющих входы для слагаемых и пере­носа из младшего разряда и выходы суммы и переноса в старший раз­ряд.

По способу обработки многоразрядных чисел различают сумматоры последовательные, параллельные и параллельно-последовательные.

Методическое указание о структуре построения ответа.

В учебное пособие включены основные вопросы по дисциплине « Типовые элементы СВТ», вынесенные на экзамен для специальности 2204.

Ответ должен состоять из следующих частей:

1. Функциональное определение элемента.

2. Структура схемы, примененные логические элементы и их таблицы состояний.

3. Предустановки, если они есть ( например, установка « лог.0» на выходе, и т.д.)

4. Указать вход, условие появления входного сигнала ( входного кода).

5. Указать выход, условие появления сигнала на выходе.

6. Показать прохождение входного кода и управляющих сигналов.

7. Привести пример с заданным цифровым кодом.

Например, вопрос: «Полный сумматор».

Пример построения ответа:

1. Полный двоичный сумматор — электронный узел, выполняющий операцию суммирования двух чисел, представленных в виде двоичных кодов, которые могут принимать значение «0» или «1».. При этом происходит сложение этих чисел в данном i-м разряде и прибавление единицы переноса (если она возникает) из младшего ( i– 1) –го разряда, а также формирование переноса в старший ( i+ 1). В результате операции сложения формируется значение суммы в данном разряде (Si) и переноса ( Pi) в старший (i+1).

2. Схема полного сумматора реализована на следующих логических элементах:

- логическое И, значение лог. «1» возникает на выходе тогда и только тогда , когда на всех входах присутствуют лог. «1». Иначе на выходе формируется лог. «0».

- Логическое ИЛИ, далее табл. состояний.

- Исключающее ИЛИ, далее табл. состояний.

3. В исходном состоянии сигналы на входах отсутствуют.

4. Двоичные коды подаются на входы Xi и Yi и P(i-1)( см. рис.8)

5. Значение суммы формируется на выходе элемента исключающее ИЛИ ( №2), значение переноса в старший разряд формируется на выходе элемента ИЛИ (№5). Единичное значение суммы формируется при наличии на входах Xi и Yi и P(i-1) схемы одной или трех лог. «1». Единичное значение переноса формируется при наличии двух или трех лог. «1» на входах Xi и Yi и P(i-1) схемы.

6. Промежуточный результат логического сложения с выхода элемента исключающее ИЛИ (№1) поступает на вход элемента исключающее ИЛИ (№2) для формирования значения суммы Si, а также на вход элемента И (№4) для формирования промежуточного значения переноса.

Триггеры

Триггеры, в отличие от логических элементов, обладают памятью. Под памятью электронных устройств подразумевают способность сохранять выходное состояние и после прекращения входных сигналов.

Простейшими триггерами, на основе которых организованы и другие виды, являются RS- и RS(инверсный)-триггеры.

Схемно они одинаковы, но переклю­чаются разными сигналами: для триггера из элементов ИЛИ—НЕ (RS-триггер)—это напряжение высокого уровня, а для варианта из эле­ментов И—НЕ (RS (инверсный)-триггер)—низкого. Их логическая структура с обозна­чением входов и выходов показана на рис.1.1 и 1.2.. Работу этих триггеров характеризуют соответствующие таблицы состояний. Индексами tn и tn+1 обозначены два соседних дискретных момента (два такта) — tn до прихода переключающего импульса и tn+1—после его прихода. Выход Q называют прямым, Q(не)—инверсным. В таблицах состояния триггеров столбец, отра­жающий состояние выхода Q(не), нередко опускают: сигналы на этом выходе всегда инверсны по отношению к прямому выходу.

С приходом активного сигнала на вход S либо S(инверсный) (от англ. set—уста­навливать) на прямом выходе установится напряжение высокого уровня, на инверсном соответственно — низкого. На втором входе при этом должен быть нейтральный сигнал. В новое состояние триггер переходит скачком благодаря положительной перекрестной обратной связи между элементами. Если после переключения триггера активный сигнал на входе станет нейтральным, триггер сохранит новое состояние, в котором он будет удер­живаться действием той же обратной связи. Повторные импульсы на вхо­де S никак не повлияют на состояние триггера.

Активный сигнал на входе R (от англ. reset—устанавливать вновь) вызовет обратное переключение: на прямом выходе появится низкое на­пряжение, на инверсном — высокое. Появление активных сигналов одновре­менно на обоих входах приводит к тому, что на обоих выходах будут на­пряжения одинакового уровня. Такое сочетание входных сигналов называют неопределенным или запрещенным и в условиях нормальной работы его избегают.

RS-триггеры широко используют в аппаратуре, в том числе и в им­пульсных устройствах.

Такт tn

Такт tn+1

Такт tn

Такт tn+1

Rn

Sn

Qn+1

_ Qn+1

Rn

Sn

Qn+1

_ Qn+1

Qn

_ Qn

Qn

_ Qn

U

U

Вх.S

Вх.S

U

U

Вх.R

Вх.R

U

U

Вых.Q

Вых.Q

U

U

Вых.Q

Вых.Q

Рис.1.1 RS-триггер Рис.1. 2. RS(не)-триггер:

По способу введения информации триггеры подразделяют на асинхрон­ные и синхронные.

У асинхронных триггеров есть только информационные входы. Эти триггеры отличает свойство срабатывать сразу после изменения сигналов на входах. Типичный пример асинхрон­ных триггеров — рассмотренные RS- и RS(не)-триггеры.

У синхронных триггеров смены сигналов на информационных входах еще недостаточно для срабатывания. Необходим дополнительный командный импульс, который подают на специальный синхронизирующий, или, как его чаще называют, тактирующий вход [ С ]. В зависимости от исполнения синхрон­ные триггеры управляют либо по уровню напряжения тактового импульса (триггеры-защелки), либо по его фронту или срезу. Управление по уровню напряжения иногда называют статическим, а по перепаду (фрон­ту или срезу) - динамическим.

Синхронные триггеры с управлением по уровню срабатывают в момент, когда напряжение тактового импульса достигает порогового уровня. Сигна­лы на выходах при этом принимают значения, которые определены функ­циональным видом триггера и сочетанием сигналов на информационных входах. Специфика этих триггеров такова, что пока длится тактовый им­пульс, смена сигналов на информа­ционных входах приводит к новым переключениям. С окончанием тактового импульса такой триггер сохраняет (защелкивает) свое выходное состояние. Другими словами, наличие тактового импульса обеспечивает триггеру-за­щелке асинхронный режим работы, отсутствие—режим хранения.

Вторая разновидность синхронных триггеров реагирует только на пере­пады напряжения на тактовом входе, причем в зависимости от схемного решения, либо от низкого уровня к высокому (активный фронт), либо от высокого к низкому (активный срез), т. е. импульсы, поступающие на так­товый вход, воспринимаются только в те короткие моменты, когда их со­стояние меняется определенным образом .

В функциональном отношении, т. е. по способу организации логических связей между входами и выходами, наиболее употребительны помимо упо­минавшихся следующие виды триггеров: D- и JK-триггеры.

D-триггеры — синхронные. Они имеют два входа: информационный D и тактовый С. Принципиальная особенность D-триггеров состоит в том, что уровень напряжения на прямом выходе с каждым при­шедшим тактовым импульсом принимает значение сигнала, действующего на информационном входе D в момент поступления тактового импульса, и сохраняет (запоминает) это состояние до следующего такта. Говоря иначе, D-триггер задерживает на один такт информацию, существовавшую на вхо­де D, поэтому D-триггеры часто называют триггерами задержки.

JK-триггеры функциональном отношении они близки синхронным

Причем вход J соответствует входу S, а К — входу R. В от­личие от RS-триггеров для JK-триггеров не существует запрещенных вход­ных комбинаций. Когда на информационных входах J и К одновременно действует напряжение высокого уровня, то с каждым тактовым импульсом происходит переключение

Многие JK и D-триггеры имеют дополнительные входы S и R, которые позволяют реализовывать асинхронное управление, как было описано ранее. Следует только иметь в виду, что для триггеров семейства ТТЛ активный управляющий сигнал на этих входах — напряжение низкого уровня, а для КМОП — высокого; в последнем случае, если входы Sи R не использу­ются, то они должны быть заземлены.

При выполнении различных арифметических и логических опе­раций возникает необходимость хранения кода числа в течение некоторого времени. Иногда нужно сдвинуть этот код вправо или влево, подсчитать количество импульсов, выбрать заданные комби­нации кодов и т. д. Такие операции выполняют специальные уст­ройства ЭВМ: регистры, счетчики и дешифраторы, сумматоры.

РЕГИСТРЫ.

Определение

Регистр — функциональное устройство, предназначенное для приема и запоминания n-разрядного слова (кода) X1, X2 . . ., X n-1, Хn, а также для выполнения определенных микроопераций над этим словом.

Регистр представляет собой упорядоченную совокупность триг­геров со схемой управления входными и выходными сигналами.

Разрядность регистра соответствует количеству используемых в нем триггеров.

Каждый триггер регистра имеет прямой и инверсный выходы, используемые соответственно для получения прямого и ин­версного кодов.

Классификация.

С помощью регистров можно осуществлять опера­ции преобразования информации из одного вида в другой (последо­вательного кода слова в параллельный и т. п.), а также некоторые логические операции (поразрядное логическое сложение и умноже­ние и т. п.).

По виду выполняемых операций (микроопе­раций) над словами различают регистры для приема, передачи и сдвига информации.

По способу прием