Матричные умножители (математические выражения, схема множительно-суммирующего блока для четырехразрядных сомножителей).

Структура матричных умножителей тесно связана со структурой математических выражений, описывающих операцию умножения.

Пусть имеются два целых двоичных числа без знаков A_m=a_m-1…a₀ и B_n=b_n-1…b₀. Их перемножение выполняется по известной схеме «умножение столбиком». Для четырехразрядных чисел, т.е. m=n=4 имеем:

Как видно, произведение выражается числом P_m+n=p_m+n-1p_m+n-2…p₀.

Члены вида a_ib_j, где i=0…(m-1) и j=0…(n-1) вырабатываются параллельно во времени конъюнкторами. Их сложение в столбцах составляет основную операцию для умножителя и определяет почти целиком время перемножения.

Матричные блоки могут быть просто множительными блоками (МБ) или множительно-суммирующими (МСБ).

МСБ реализуют операцию P=A_m×B_n + С_m + D_n, т.е. добавляет к произведению два слагаемых: одно разрядности m, совпадающей с разрядностью множимого, другое разрядности n, совпадающей с разрядностью множителя.

МСБ для четырехразрядных сомножителей без набора конъюнкторов, вырабатывающих члены вида a_ib_j, показан ниже на рисунке. Для одноразрядного сумматора принято обозначение (рис. б).

Максимальная длительность умножения – сумма задержек сигналов в конъюнкторах для выработки членов a_ib_j и задержки в наиболее длинной цепочке передачи сигнала в матрице одноразрядных сумматоров, равной 2n-1 (m+m-1 в общем случае). Таким образом, задержка МСБ: t=t_K+(2n-1)t_SM, где t_K – задержка конъюнктора.

Что касается МБ, то от схемы МСБ схема МБ отличается тем, что в ней отсутствуют сумматоры правой диагонали, т.к. при C_m=0 и D_n=0 они не требуются.

Преобразователи кодов.

Как известно, операция вычитания в вычислительных устройствах заменяется операцией сложения с отрицательным числом, представленном в одном из кодов – дополнительном или обратном.

Преобразователь прямого кода в обратный:

В прямом двоичном коде X_ПР=X_ЗНX_n-1…X₁ один разряд, обычно старший, отображает знак числа, остальные – значение цифровых разрядов; при этом для положительного числа X_ЗН=0, а для отрицательного X_ЗН=1. Обратный код положительного двоичного числа совпадает с прямым кодом, а для отрицательного числа цифровые разряды прямого кода инвертируются.

В процессе преобразования прямого кода в обратный значение знакового разряда X_ЗН используется в качестве управляющего сигнала, который обеспечивает получение следующего выражения: , где Y_i – значение i-го разряда обратного кода; X_i – значение i-го разряда положительного входного числа (X_ЗН=0); - значение i-го разряда отрицательного входного числа ( ).

Схема, например, пятиразрядного преобразователя прямого кода в обратный, построенная на элементах «Исключающее ИЛИ» соответственно выражению, показана на рисунке

Преобразователь прямого кода в дополнительный:

Дополнительный код положительного двоичного числа совпадает с его прямым и обратным кодами. Дополнительный код отрицательного двоичного числа образуется из его обратного кода добавлением к младшему разряду единицы. Таким образом, операция преобразования прямого кода в дополнительный не является поразрядной и выполняется значительно сложнее, чем получение обратного кода.

Знаковый разряд прямого кода используется в качестве управляющего сигнала: если X_ЗН=0, то выходной код повторяет значение входного; при X_ЗН=1 реализуется преобразование согласно формуле:

(*)

Таким образом, для получения i-го разряда дополнительного кода нужно сложить по модулю 2 код этого разряда с дизъюнкцией всех предыдущих младших разрядов.

Схема преобразователя прямого кода в дополнительный на основе выражения (*) показана на рисунке ниже. Данный преобразователь характеризуется высоким быстродействием. Время установления выходного кода определяется тремя задержками распространения сигнала, однако по мере возрастания номера разряда линейно возрастает и требуемое число входов используемых элементов ИЛИ.

Еще один вариант схемы представлен ниже.

Здесь используются только двухвходовые элементы ИЛИ, при этом дизъюнктивная сумма переменных образуется последовательным способом. В такой реализации схема преобразователя упрощается, однако время установления выходного кода существенно увеличивается.

Практическое правило получения дополнительного кода состоит в том, что справа от первой единицы (учитывая и саму единицу) в прямом коде числа значения разрядов – неизменны, а слева от единицы (кроме знакового) - инвертируются. Например, для прямого кода 10100100 дополнительным будет код 11011100.

Для преобразования в дополнительный код многоразрядных двоичных чисел часто используют перевод числа в обратный код с последующим прибавлением единицы к его младшему разряду с помощью сумматора.