Тема 2.2 Комбинационные цифровые устройства

Цифровое комбинационное устройство представляет собой функциональный узел, у которого совокупность выходных сигналов в любой момент времени определяется входными сигналами, поступающими на входы в тот же момент времени.

Дешифратором называется комбинационное устройство, преобразующее двоичный n - разрядный код в унитарный код “1 из N”. В общем случае дешифратор с n адресными входами имеет N = 2ⁿ выходов. Такие дешифраторы называются полными. При каждой входной комбинации только один выход F_i принимает значение, равное "1". На рисунке 2.6 представлена электрическая схема дешифратора на два входа и четыре выхода.

Рисунок 2.6. Схема дешифратора на два входа и четыре выхода

Если в схеме заменить ЛЭ И на ЛЭ И-НЕ, то получится дешифратор с инверсными выходами.

Дешифраторы широко применяются в ВТ для преобразования одних кодов в другие коды, удобные для пользователя: при выводе информации на принтер, дисплей, в устройствах выбора нужной ячейки памяти по ее адресу. Примеры ИМС дешифраторов: К555ИД3, К155ИД4, К514ИД1 (дешифратор для управления семисегментными индикаторами).

Демультиплексоры представляют собой комбинационное устройство, коммутирующее сигнал с одного входа на один из 2ⁿ выходов.

Мультиплексором называется функциональный узел, осуществляющий передачу информации с одного из 2ⁿ входов (n - число адресных входов) на один выход, т.е. выполняет функцию, обратную демультиплексору.

Шифратором называется комбинационная схема, преобразующая код один из N в двоичный код, т.е. выполняющая функцию, обратную дешифратору. При активизации одного из входов шифратора (и только одного входа) на выходах схемы формируется двоичный код, соответствующий номеру активизируемого входа. Применяются для преобразования информации в цифровой код, например, в клавиатуре СВТ.

Схемы арифметических устройств являются неотъемлемой частью любой ЭВМ. До последнего времени эти устройства строились на основе дискретных элементов, таких как полные одноразрядные сумматоры, арифметико-логические устройства и матричные умножители. В современных же средствах вычислительной техники арифметические операции реализуются, в основном, на микропроцессорах, в состав которых входят указанные блоки.

Полный одноразрядный сумматор выполняет арифметическое сложение двух двоичных чисел A_i и B_i и входного переноса C_i, образуя на выходе сигналы суммы S_i и выходного переноса C_i+1. Таблица истинности сумматора приведена в таблице 2.1.

Таблица 2.1

Ai	Bi	Ci	Si	Ci+1

Из таблицы 2.1 легко получить логические выражения для сигналов S_i и C_i и разработать схему сумматора (рисунок 2.7).

, .

Рисунок 2.7 Схема полного одноразрядного сумматора

В состав ряда стандартных серий ИС входят микросхемы полных одноразрядных сумматоров типа ИМ1, ИМ2, ИМ3, содержащих в одном корпусе от одного до четырех сумматоров. Одноразрядные сумматоры являются основой для построения многоразрядных сумматоров. В зависимости от способа организации переноса между разрядами различают сумматоры с последовательным, параллельным, групповым, параллельно-параллельным переносом и т.д.

Вопросы для самопроверки

1. Какие логические устройства называются комбинационными?

2. Укажите назначение и области применения дешифраторов.

3. Принцип построения и работа линейных дешифраторов.

4. Принцип действия дешифраторов для семисегментных индикаторов.

5. Использование дешифраторов в качестве демультиплексоров.

6. Укажите назначение и области применения шифраторов.

7. Принцип построения одноразрядного полного сумматора.

8. Принцип построения многоразрядного двоичного сумматора.