Изучение многоразрядного сумматора комбинированного типа параллельного дейтвия на интегральных микросхемах.
Цель работы
Исследовать принцип работы многоразрядного сумматора на интегральных микросхемах.
Состав рабочего места
Лабораторный стенд с панелями А1-1, А1-3, А11, А18, провода, описание лабораторной работы.
Выполнение работы
3.1 Исследовать принцип действия двухразрядного сумматора параллельного действия на микросхеме К133ИМ2 (рис.3.1), заполнив таблицу истинности (таблица 1).
3.2 Собрать схему и исследовать принцип работы 4х разрядного сумматора на микросхемах К133ИМ2 (рис. 3.2.) заполнив таблицу истинности (таблица 2).
На вход переноса Р1 элемента ДД1 подать «0».
| входы | выходы | ||||||||
| А1 | В1 | А2 | В2 | P1=0 | P1=1 | ||||
| S1 | S2 | S3 | S1 | S2 | S3 | ||||
| входы | выходы | |||||||||||
| X1 | X2 | X3 | X4 | Y1 | Y2 | Y3 | Y3 | S1 | S2 | S3 | S4 | P |
3.3 Исследовать принцип работы 4х разрядного сумматора на базе микросхемы К133ИМ3 (рис.3.3) заполнить таблицу истинности (таблица 3)
| входы | Выходы | ||||||||||||||
| A1 | A2 | A3 | A4 | B1 | B2 | B3 | B4 | P0=0 | P0=1 | ||||||
| S1 | S2 | S3 | S4 | S1 | S2 | S3 | S4 | ||||||||
Содержание отчета
Отчет должен содержать :
- цель работы;
- УГО и таблицу истинности сумматора К133ИМ2;
- схему и таблицу истинности 4х разрядных сумматоров;
- выводы по работе.
Лабораторная работа № 19
Изучение принципа построения и работы многоразрядного десятичного сумматора с запоминанием единицы межтетрадного переноса, построенного на интегральных микросхемах
Цель работы
1.1. Получить практический навык в сборке и проверке на работоспособность схемы сумматора.
1.2. Выработка внимания и целеустремленности при исследовании схемы.
Состав рабочего места
Лабораторный стенд с панелями А1-1 (4шт), А2,А6,А11 (2шт), А12 (2шт).
Выполнение работы
3.1. Исследование схемы двоично-десятичного сумматора.
3.2. Произвести монтаж схемы в соответствии с рис 3.1,
Подсоединить к схемам индикации (панель А1-3) выходы сумматоров первой и второй ступеней.
Строго соблюдайте последовательность сборки схемы!
Монтаж схемы ведите поэтапно.
На первом этапе смонтируйте только сумматор первой ступени DD1, DD2.
Подавая различные комбинации входных переменных А и В проверьте правильность двоичного сложения.
На втором этапе подсоедините схему организации коррекции (схемы DD3 DD4). Подавая различные комбинации входных переменных А и В проверьте правильность выявления чисел, больше девяти.
На третьем этапе организуйте вторую ступень сумматора, подсоединив его к сумматору первой ступени и схеме организации коррекции.
После этого проверьте правильность двоично-десятичного сложения.
3.3. Необходимо иметь в виду, что перед началом работы нужно установить триггер межтетрадных переносов DD7 в нулевое состояние, а при опросе о наличии межтетрадного переноса нажать кнопку «ГОИ»
3.4. Задать с панели А1-1-1 и А2-1-2 определенную комбинацию слагаемых А и В.
3.5. По индикации проверить правильность сложения в двоичном коде; наличие единицы, говорящей о необходимости коррекции результата; значение результата в двоично-десятичном коде.
3.6. Можно провести исследования схемы на базе микросхемы АЛБ133ИП3 (рис 3.2). При организации работы схемы необходимо внимательно проконтролировать правильность подачи управляющих сигналов.
Описание микросхемы 133ИП3 приведено в приложении к работе «изучение принципа построения и работы многоразрядного комбинационного сумматора с цепями ускоренного переноса на интегральных схемах».
| Входы | Функции управляющих сигналов | Значения сигналов |
| М | Задает арифметическую операцию | |
| S3-S0 -- C0 | Кодовая комбинация выбора функции А + В без учета переноса (С0) |
Исследование схемы двоично-десятичного сумматора на основе ИС 133ИМ2
| Значение входных слагаемых | Пере нос р1 | Значение суммы первой ступени | Значение суммы второй ступени | ||||||||||||||
| A4 | A3 | A2 | A1 | B4 | B3 | B2 | B1 | S4 | S3 | S2 | S1 | S4 | S3 | S2 | S1 | ||
Теоритические вычисления
А=
В=
S(2)
+
+6
S(2-10)
Исследование схемы двоично-десятичного сумматора на основе ИС 133ИП3
| Вид оп. | Упр. Сигналы «выб. Ф-ции» | Пере нос | Значения вх. слагаемых | Знач. Суммы 1 ступени | Знач. Суммы 2 ступени | ||||||||||||||||
| М | S3 | S2 | S1 | S0 | C0 | A4 | A3 | A2 | A1 | B4 | B3 | B2 | B1 | F4 | F3 | F2 | F1 | F4 | F3 | F2 | F1 |
Теоритические вычисления
А=
В=
S(2)
+
+6
S(2-10)
4. Контрольные вопросы
4.1. в каких случаях при сложении двоично-десятичных чисел производится коррекция результата?
4.2. почему коррекции результата производятся только при прибавлении именно числа 6?
4.3. почему на выходе схемы организации коррекции DD3 стоит логический элемент 4И-НЕ – какие функции он выполняет?
Заключение:
За время прохождения учебной практики по ПМ 01 Проектирование цифровых устройств с 20.04 по 17.05.2017г. я ознакомился с техникой безопасности, научился переводить числа из одной системы счисления в другую, переводить числа из одной системы счисления в другую, складывать числа в дополнительном и обратном коде, так же ознакомился с особенностями построения логических устройств на реальной элементной базе, научился представлять переключательные функции в СДНФ и СКНФ, узнал основные законы алгебры логики, ознакомился с картами Карно-Вейча, научился проектировать цифровые устройства с помощью САПР PCAD, т.е. создавать символы компонентов, корпусов, создавать компоненты, создавать схемы электрические принципиальные и выводить её на печать, создавать печатную плату, использовать рисунок платы сборочного чертежа, изучил работу УМК в пошаговом режиме, узнал методы адресации памяти и команды работы с памятью, научился синтезировать и исследовать двоично-десятичный счетчик и двоичный суммирующий счетчик.
Литература
Угрюмов Е.П.– Цифровая схемотехника, 2010г.,
Шарапов А.В.– Цифровая схемотехника 2008г., Баби Н.П. Жуков И.А. Цифровая схемотехника. Издательство Додэка ХХI VR – Пресс 2007г.
Дополнительные источники: Подяков Е.А., Орлик В.В.– цифровая схемотехника, 2003.,Собакин Е.Л. – цифровая схемотехника 2002г.,Колабеков Б.А. – цифровые устройства и микропроцессорные системы 2000г.,Нешумова К.А.– ЭВМ и системы 2000г.