Комбинационные цифровые устройства
Типы цифровых устройств
Цифровое устройство (ЦУ) обеспечивает преобразование совокупности цифровых входных сигналов Х в выходные сигналы У. Для формирования цифровых выходных сигналов используются ЦУ двух типов:
1) ЦУ выходные сигналы, у которых в некоторый момент времени tn зависят только от совокупности (комбинации) сигналов Х, присутствующих на их входах в тот же момент времени tn, и не зависят от входных сигналов, поступающих в предшествующие моменты времени. Иными словами, ЦУ этого типа «не помнит» предыстории поступления сигналов на его входы. Такие ЦУ принято называть комбинационными или ЦА без памяти.
2) ЦУ, выходные сигналы у которых в момент времени tn определяются не только комбинациями входных сигналов Х, воздействующих в тот же момент времени tn, но и сигналами, поступающими на входы в предшествующие моменты времени. В составе таких ЦУ обязательно присутствуют элементы памяти, внутреннее состояние которых отражает предысторию поступления последовательности входных сигналов. Подобные ЦУ принято называть последовательностными или, конечными автоматами (ЦА с памятью).
К комбинационным ЦУ относят следующие: дешифраторы, шифраторы, мультиплексоры, схемы сравнения, преобразователи кодов, комбинационные полусумматоры и сумматоры.
Шифраторы
Шифратором называется устройство, обратное дешифратору по функции выполняемого преобразования. Полный шифратор имеет n выходов и m=2 входов (рис. 3.1).
 |
Рис. 3.1.
Такой шифратор преобразует десятичные цифры 0, 1, ..., 7 в трехразрядный двоичный код.
| Номер набора | х7 х6 х5 х4 х3 х2 х1 х0 | у2 у1 у0 |
0 0 0 0 0 0 0 1  1  1 | 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 |
На основе таблицы можно записать соответствующие ПФ для у2, у1, у0, а затем выполнить необходимые действия по их минимизации. Но в данном случае можно воспользоваться особенностью закона функционирования данного ЦА. Анализ таблицы показывает, что единицу в младшем разряде двоичного числа имеют нечетные десятичные цифры 1, 3, 5, 7, т.е. на выходной шине младшего разряда должна быть логическая единица, если она есть на соответствующих входных шинах с номерами строк 1, 3, 5 или 7. Поэтому входные шины с указанными номерами должны быть подключены к выходу младшего шифратора через ИЛЭ ИЛИ. Единицу во втором разряде двоичного числа имеют десятичные цифры 2, 3., 6 и 7. Входные шины с этими номерами подключаются через второй ИЛЭ ИЛИ ко второму выходу шифратора, на котором формируется второй разряд двоичного кода.
Единицу в третьем разряде двоичного кода имеют десятичные цифры 4, 5, 6 и 7, входные шины с этими номерами должны быть соединены через ИЛЭ ИЛИ с выходом третьего разряда шифратора. Для кода нулевого набора сигнала на входы ИЛЭ ИЛИ не подаются. Кроме того, в каждый момент времени должен подаваться сигнал только по одной входной шине.
 |
Дешифраторы
Дешифратором (ДС) называется комбинационное логическое устройство для обнаружения и регистрации определенных кодовых комбинаций, поступающих на его вход.
Если логику устройства описывают n двоичных переменных, то это устройство может иметь 
различных выходных состояний по числу возможных наборов из этих переменных и их отрицаний. Например, при двух входных переменных Х0 и Х1, когда n=2, дешифратор формирует 
выходных сигнала у0, у1, у2, у3. Его условное графическое обозначение имеет вид рис. 3.2. опознанная комбинация переменных вызывает сигнал истинности уi=1 на той выходной шине дешифратора, номер которой совпадает с действующими на входе двоичным числом, т.е. с номером набора переменных.
 |
Рис. 3.2.
Дешифраторы могут быть полными и неполными. Полный дешифратор служит для обнаружения всех m возможных наборов, а неполный дешифратор обнаруживает m<2 входных комбинаций, требуемых по условию задачи.
Различают одноступенчатые и многоступенчатые дешифраторы. Различные схемы дешифраторов сравнивают по двум основным показателям:
1) времени задержки сигнала tзад.;
2) аппаратурным затратам (количеству корпусов интегральных схем).
Одноступенчатый дешифратор
Таблица истинности приведенного на рис. 3.2. дешифратора имеет вид:
| Номер набора | Х1 | Х0 | У0 | У1 | У2 | У3 |
Каждый выходной сигнал 
как ПФ n переменных может принимать 2n значений, из которых только одно значение истинно (равно 1) и соответствует номеру набора входных переменных.
В одноступенчатых ДС каждая из ПФ , описывающих его работу, реализуется независимо, отдельной логической схемой типа И.
Например, полный дешифратор двухразрядных чисел, согласно рис. 3.2, описывают следующие четыре ПФ, записанные в СДНФ.
.
 |
На рис. 3.3 приведена функциональная схема этого ДС, выполненная на ЛЭ типа И и с двумя входами каждая. Такой дешифратор называют также линейным.
Рис. 3.3. Рис. 3.4. а
Его можно реализовать также на элементах И-НЕ. При этом на его выходах получаем не сами функции уi, а их версии, т.е. все невыбранные выходы находятся в состоянии 1, а один выбранный выход – в состоянии 0. В этом случае при условном изображении дешифратора (рис. 3.4,б) его выходы нужно помечать символами инверсии.
 |
Рис. 3.4. б
В выражениях, связывающих входы и выходы дешифратора, участвуют не только сами входные переменные, но и их инверсии. Соответственно на входы элементов нужно подавать как прямые, так и инверсные значения входных переменных. Поэтому либо входы дешифратора необходимо выполнять парафазными, либо инвертировать сигналы внутри дешифратора. Поэтому целесообразно на входе дешифратора включать буферные элементы (рис. 3.4, а), позволяющие уменьшить нагрузку дешифратора на источник входного сигнала.
Дешифратор, как любая многовыходная комбинационная логическая схема, может иметь различную задержку в различных путях прохождения сигналов со входа на выход. При этом при применении значения входных переменных правильные сигналы на выходах дешифратора устанавливаются не сразу, и могут появиться ложные выбросы. Поэтому в дешифраторе желательно иметь средства стробирования выходного сигнала. Для этого элементы И-НЕ выполняют с числом входов, на единицу большим разрядности дешифрируемого кода, и на дополнительный вход подается стробирующий сигнал С (рис. 3.4, а). Учитывая, что этот сигнал подводится к большому числу ЛЭ, на входе дешифратор обычно ставится дополнительный элемент (инвертор), делающий вход стробирования инверсным (рис. 3.4, б).
Преимущество одноступенчатых ДС – минимальная задержка сигнала, равная задержке в одном ЛЭ.
Многоступенчатый дешифратор
Одноступенчатые ДС при n>4 требуют для реализации большого числа ЛЭ И. Этот недостаток ослабляется в многоступенчатых ДС. На практике широкое применение находит, например, двухступенчатый дешифратор. Рассмотрим принцип построения такого дешифратора на примере ДС с 4-мя входами и 16-ю выходами.
Разобьем входные переменные Х3, Х2, Х1, Х0 на две группы по две переменные в каждой: Х3, Х2 и Х1, Х0. Каждую пару переменных используем в качестве входных переменных отдельного одноступенчатого дешифратора на четыре выхода, как показано на рис. 3.5.
 |
Рис. 3.5.
Выходные переменные одноступенчатых дешифраторов определяются следующими логическими выражениями:
.
Эти дешифраторы выполняют функции первой ступени дешифратора.
Выходные переменные у0,...,у15 дешифратора можно представить логическими выражениями, используя в них в качестве аргументов выходные переменные 
и 
одноступенчатых дешифраторов:
;
;
.......................................
.
Эти логические операции И выполняются в отдельном дешифраторе второй ступени, состоящим их двухвходовых ЛЭ.
Недостатком многоступенчатых дешифраторов является большее время задержки сигналов, поскольку они должны проходить через ЛЭ всех ступеней.
Мультиплексоры
В цифровых устройствах бывает необходимо в разные моменты времени подключать к одной линии (назовем ее выходной) одну из нескольких входных линий. Такая операция коммутации каналов называется мультиплексированием, а устройство, реализующее эту операцию, называется мультиплексором. Выбор входной (информационной) линии осуществляется путем подачи ее номера в виде двоичного кода на управляющие (адресные) входы мультиплексора, коммутирующего 2n линии, как показано на рис. 3.6.
 |
Рис. 3.6.
На входы А0, А1 подается адрес источника информации. Так, например, при подаче кода 00 подключается линия D0, при подаче кода 01 – линия D1 и т.д.
Здесь V – вход синхронизации. ПФ, описывающая работу такого мультиплексора, имеет вид
.
Из данного выражения видно, что для каждого входа D коммутации сигналов адреса в мультиплексоре такие же, как и в дешифраторе. Следовательно, составной частью мультиплексора является дешифратор. Функциональная схема мультиплексора с четырьмя информационными входами D приведена на рис. 3.7.
 |
Рис. 3.7.
Демультиплексоры
Демультиплексоры предназначены для коммутации одного информационного входного сигнала на 2m входов, где m–число адресных входов, т.е. демультиплексоры выполняют функцию, обратную мультиплексорам.
Условное графическое обозначение демультиплексора с четырьмя информационными выходами представлено на рис. 3.8.
 |
Рис. 3.8.
Переключательные функции выходных сигналов такого демультиплексора аналогичны выражениям, определяющим формирование выходных сигналов дешифратора, использующего синхронизацию по входу D:
; 
; 
; 
.
Поэтому в качестве демультиплексора можно применять дешифратор, в котором информационный входной сигнал подан на вход синхронизации.
Сумматоры