Оператор ожидания wait языка VHDL.

Оператор wait применяется для приостановки процесса на определенный период времени или до момента определенного события.

Оператор wait может содержать любую комбинацию из трех дополнительных операторов: on, until, for. Указанный оператор приостанавливает процесс до момента, пока не изменится некоторый сигнал в списке чувствительности, расположенном после on. В это время будет произведено вычисление условия, расположенного после until. Условие-выражение типа boolean. Если получается истинное значение, то выполнение процесса возобновляется. Таймаут, следующий после for, устанавливает интервал времени, через который процесс возобновится. Оператор wait может применяться как со всеми тремя дополнительными условиями, так и с любыми их сочетаниями. При этом условия, проверяемые с помощью on, until, for проверяются последовательно.

Например:

WAIT on X, Y until (Z=0) for 100ns;

WAIT on X, Y until (Z=0);

WAIT on X, Y;

WAIT for 100ns;

Компоненты. Декларация компонента на языке VHDL.

Структурное описание позволяет описать систему как совокупность компонентов — подсистем, объединенных сигналами. Каждая подсистема, в свою очередь, может быть представлена совокупностью подсистем, и так далее, пока на каком-то уровне не будет задано поведенческое описание архитектуры компонента, или не будет использован предопределенный компонент. Структурное описание объекта моделирования, которое имеет два уровня иерархии: объект моделирования, находящийся на верхнем уровне иерархии, включает в себя 3 компонента. Каждый компонент, используемый в структурном описании, должен быть сам описан как объект моделирования (entity). Каждое такое описание может быть размещено в отдельном файле или библиотеке.

Декларация компонента

Для того чтобы один объект моделирования мог быть включен в состав другого объекта, его необходимо декларировать как компонент.

Декларация компонента должна полностью совпадать с декларацией соответствующего ему объекта моделирования, но ключевое слово entity заменяется ключевым словом component.

Декларация компонента имеет следующий синтаксис:

Component имя компонента is [generic (generic_interface_list);]

[port (port_interface_list);]

end component [имя компонента];

Имя компонента является типом компонента. В структурном описании архитектурного тела могут быть несколько компонентов, к которым применима эта декларация.

Декларация компонентов может размещаться в декларативной части объектов моделирования и может быть расположена и в тех файлах, в которых описаны объекты моделирования, используемые в качестве компонентов.

Структурное описание объекта моделирования на языке VHDL.

Структурное описание позволяет описать систему как совокупность компонентов — подсистем, объединенных сигналами. Подсистемы также являются объектами моделирования и находятся на более низком уровне иерархии. Каждая подсистема, в свою очередь, может быть представлена совокупностью подсистем, и так далее, пока на каком-то уровне не будет задано поведенческое описание архитектуры компонента, или не будет использован предопределенный компонент.

Объект моделирования, находящийся на верхнем уровне иерархии, включает в себя 3 компонента.

Каждый компонент, используемый в структурном описании, должен быть сам описан как объект моделирования (entity). Каждое такое описание может быть размещено в отдельном файле или библиотеке.

Декларация компонента

Декларация компонента имеет следующий синтаксис:

Component имя компонента is [generic (generic_interface_list);]

[port (port_interface_list);]

end component [имя компонента];

Включение компонента в модель объекта. Структурное описание объекта моделирования, находящегося на верхнем уровне иерархии, состоит из назначений компонентов. В рамках этих назначений определяются фактические значения обобщающих констант и связи с другими объектами.

Задав декларацию компонентов, мы описываем спецификацию проектируемого объекта, определив, какого типа компоненты в него входят. С помощью конструкции instantiation — оператора назначения компонента, мы устанавливаем компоненты в проектируемый объект и связываем их в некоторую структуру.

Оператор назначения компонента имеет следующий синтаксис:

instantiation__label:

[component] component_name

[generic map (generic_association_list);]

[port map (port_association_list)];

Операторы назначения компонентов являются параллельно выполняемыми.

Имя компонента component_name — это имя типа компонента. Ключевое слово component в операторе назначения компонента не является обязательным.

Секция связей портов компонента port map специфицирует связи данного компонента с сигналами объекта и портами других компонентов. Port_associacion_list содержит список фактических сигналов, связанных с портами компонента.

Каждый элемент в списке (сигнал) ассоциируется с портом объекта моделирования, описанного на один уровень выше, или с его внутренним сигналом, или является независимым, что помечается ключевым словом open.

Список Generic_association_list содержит фактические значения обобщающих констант.

Оператор генерации (generate).

Оператор генерации generate позволяет компактно описать модель. Оператор генерации имеет следующий синтаксис:

Group_label: for index in range generate

Element_label: component_name [generic map (generic_accosiation_list)]

[port map (port_accosiacion_list)]

end generate [Group__label];

Допускается вложенность операторов генерации.

63. Описание переменных и констант на языке VHDL. Литералы.

Описание констант, переменных и сигналов имеет сходную структуру. В начале строки описания указывается ключевое слово, определяющее вид описываемого объекта, затем указывается одно или несколько имен описываемых объектов и их тип. Для констант должно быть указано значение, для переменных и сигналов указание начального значения возможно, но не обязательно.

Описание константы имеет следующий синтаксис:

constant имя константы: имя типа : = значение;

Например:

constant address_length: integer:=4;

Описание переменной имеет следующий вид:

variable имя переменной: имя типа [ :=значение];

Например:

variable counter: integer:=7;

Присваивание нового значения переменной:

[метка:]имя:=значение;

Описание сигналов имеет следующий синтаксис:

signal идентификатор: тип сигнала [:=значение];