АЛУ для деления чисел с фиксир(,)

Процессоры. Иерархия языков ВТ

Процессор-это центр устр ЭВМ, обеспечивающее обработку циф- ровой информации в соотв с заданным алгоритмом.

При проектир CPU опред-ся круг задач,для которых он предназн-н. Команды и функц которые встречаются часто стремятся сделать ап-паратно.(аппаратно это очень быстро). CPU должен обладать пол-ной сис-мой команд.

x₁-состояние ОУ

x₂-команды

ОУ-предст.собой совокуп-ть сумматоров, регистров,счетчиков,DC,MUX,Т и комб сх

УУ-формирует упр возд y_i,разнесенные во времени (последов импульсов).Каждый у_i обеспеч выполн очередн микроком в ОУ.

Центр частью ОУ явл АЛУ(ариф-лог устр).По способу представл и обр инф АЛУ делятся:

-ариф с фикс (,) плавающей (,);

-в D-кодах;

-опер. индексной ариф-ки(работа с адресами);

-опер. спец ариф-ки(сдвиги,нормирование);

-работа в спец кодах;

Под одной элементарной м.опер. будем понимать

1)Записать к.-л числа в Рг/или обнуление

2)Сдвиг на 1 бит влево/вправо

3)Inc/Dec счетчика

4)Работа сумматора

5)Инверсия содерж регистра

6)выполнение одной лог операции

Если за один интервал времени можно произв несколько м.опер, то такая совокупность м.опер. наз-ся микрокомандой(м.к.). Совокупность м.к. предназн для выполн одной командой наз-ся м.программой(одна команда ассемблера).

Иерархия языков ВТ

1)Принцип.эл.сх-мы (З-ны Кирхгофа,Ома; диффуры)

2)Лог схемы (“И”,”И-НЕ”,”ИЛИ”) (булева алгебра)

3)функц.узлы.процессора(Рг,Сч,См) (Язык м.прогр-я,машин коды)

4)функц.узлы.ЭВМ (Ассемблер)

5)ЭВМ (ЯВУ)

6)Сеть ЭВМ-коллектив вычислителей (яз || прогр, ОККАМ)

АЛУ для сложения чисел с фиксир (,)

АЛУ для положит чисел с фиксир (,).

Обычно отрицательные числа представл-ся в доп.коде.

Рг1:=0

Рг2:=0

Рг∑:=0

3.АЛУ для * чисел с фикс(,)_методы ускор *.

Последовательность операций:

1)Выделяют модули сомножителей

2)Анализируют младший разр множ-ля. Если=1,то к ∑ част.роизв + множимое

3)сдвиг множ-ля на 1 разр вправо. Сдвиг ∑ част. произв, выдвигаемый разряд заносится на место старшего разряда множ-ля П 2,3 повторяются столько раз, какова разр сетка.

4) 8дп произв=Sgn A Sgn B

Пусть операнды в обратном коде

Методы ускоренного умножения

x1	x0	y1	y0	z3	z2	z1	z0

Получилась комбинационная схема: max-ые аппаратные затраты и min время (1 такт)

На практике ищется компромисс, т.е. одновременно обрабатываются не все и не один, а неск-ко разрядов.

АЛУ для деления чисел с фиксир(,)

1)Проверятся возможность деления (В=0)

2)А- представляется в виде полож числа, В- в виде отриц числа в доп коде

3)Частичный остаток=0

4)Делимое сдвигается на один разряд влево и выдвигаемый разряд заносится в част.остаток(в младш.разр)

5)Частичный остаток складыв(вычитается) с делителем

6)Если знак рез-та отриц в частное заносится 0 и выдвиг след разр

Если знак полож в частное заносится 1 и выдвиг след разр

Пункты 5,6 повторяются столько раз,какова разр сетка.

7)Если делимое и дел-ль одного знака,то частное + иначе –

На тех же аппаратных ресурсах делается *, т.е. с одними аппарат-ными затратами вып-ся + - * /.Только за счет изменения микропрограммы. Ускоренное / делается так же по табл истин-ти.