Параллельная обработка данных.
Проблемы с приростом производительности:
• Не все программы поддерживают распределение вычислений на насколько ядер
• Усложняется работа с памятью, так как ядер много, и всем им требуется доступ к ОЗУ
• Возрастает энергопотребления, увеличивается тепловыделение и требуется мощная система охлаждения.
Технология Hyper-Threading позволяет каждому ядру процессора выполнять две задачи одновременно, по сути, делая из одного реального ядра - два виртуальных.
(Тут должна быть еще и схема)
Технология Hyper-Threading
Свободные ресурсы ядра:
• Если по какой-либо…
Проблемы этой технологии… (Переписать с фотографий)
• Потоки используют общие блоки одного конвейера и часто вынуждены ждать освобождения требуемого блока
• Виртуальных ядер может стать слишком много, особенно, если процессор содержит четыре и больше физических ядра. (Недостаточно ПО способного распределить вычисления на большее количество ядер)
Технология Turbo Boost
• Процессоры с этой технологией могут сами динамически, на короткий промежуток времени, повышать тактовую частоты, тем самым, увеличивая свою производительность.
• Процессор контролирует все параметры своей работы: напряжение, силу тока, температуру и тд не допуская сбоев и тем более выхода из строя.
Применение этой технологии позволяет значительно поднять производительность.
Направления развития архитектур современных процессоров (Фотография)
(ТУТ ДОЛЖНО БЫТЬ МНОГО ФОТОГРАФИЙ)
CISC (Complex instruction Set…
Лекция 7
Память ЭВМ. Основные понятия и характеристики. Классификация запоминающих устройство. Кэш-память.
(МНОГО ФОТО, ЕПТА БЛЯТЬ)
Многопортовая память - это статическое ОЗУ с двумя или более независимыми интерфейсами, обеспечивающими доступ к пространству памяти через разделенные шины адреса, данных и управления.
Принципы построения DRAM
Цепи, поддерживающие работу памяти, включают:
• Усилители, считывающие сигнал, обнаруженный в ячейке памяти
• Схемы адресации для выбора строк и столбцов
• Схемы выбора…
Интервалы регенерации измеряются в наносекундах. От этого времени зависит скорость работы оперативной памяти.
Эволюция DRAM (фото)
DDR SDRAM (Double Date Rate SDRAM)
Латентность - время между запросом данных из памяти и временем, когда оперативная память начнет выдавать требуемые данные.
Тайминги оперативной памяти (фото)
Тайминги оперативной памяти
С помощью тайников можно определить:
• Время, требуемое на чтение первого бита из памяти, когда нужная строка уже открыта - Tcl тактов
• Время, требуемое на чтение первого бита из памяти, когда строка неактивна
Эволюция DRAM (схема)
Реализации систем основной памяти
Модули памяти характеризуются:
• Объемом
• Числом микросхем
• Паспортной частотой
• Временем доступа к данным (нс)
• Числом контактов
Память типа DRAM (фото)
КЭШ-память (схема-пирамида)
Компоненты иерархической памяти. Буферизация ЗУ, работающее со скоростью, обеспечивающей функционирование ЦП без режимов запоминания.
• Встроенная в процессор (on-die)
• Внешняя (on-motherboard)
Все еще КЭШ память (схема)
Core i7 - процессор архитектуры Nahalem (схема, не обязательно)
• Эксклюзивным называется кэш, в котором данные, хранящиеся в кэш-памяти первого уровня, не обязательно должны быть продублированы в кэшах нижележащий уровней
• Инклюзивный называется кэш, в котором любая информация, хранящаяся в кэшах высших уровней, дублируется в кэш-памяти.
Стратегии управления иерархической памятью: (ДОПИСАТЬ О НИХ)
Метод отображения основной памяти на кэш
Порядок замещения информации в кэше
……..
Отображение памяти на кэш (Дописать)
Алгоритмы обмена с кэш-памятью (свопинга) (ДОПИСАТЬ)
Лекция 8
Принципы обмена данными в ЭВМ. Интерфейсы. Системы прерываний.
Оценка производительности системы – время ответа (время между моментом ввода пользователем задания и получения им результата), которое учитывает все накладные расходы, связанные с выполнением задания в системе, включая ввод/вывод.
Структура коммуникации ЭВМ
Совокупность каналов (трактов) обмена информацией, объединяющих собой основные функциональные устройства ВМ
Все каналы передачи информацмм в ВМ условно разделяют на:
· Внутренние – внутренние шины
· Внешние – внешние интерфейсные соединения
ФОТО схема шин
Шинные транкзации (фото схемы)
Шина адреса
Адрес позволяет выбрать ведомое устройство устройства и установить соединение между ним и ведущим.
Ширина шины адреса (число сигнальных линий, выделенных для передачи), определяет максимально возможный размер адресного пространства.
· Потенциальная емкость адресуемой памяти
· Число обслуживаемых портов ввода/вывода
Шина данных
Ширина ШД определяется количеством бит информации, которое может быть передано по шине за одну транкзацию (цикл шины) 32, 64 или 128 бит.
Слово – элемент данных, задействующий всю ширину ШД
Ширина шины данных существенно влияет на производительность вычислительной машины.
Шина управления
Передается управляющая информация и информация о состоянии участвующих в транкзации устройств.
Сигнальные линии, входящие в ШУ:
· Первая группа – линии, по которым пересылаются сигналы управления транкзациями. Выполняет тип выполняемой транкзации. Количество передаваемых байт и характеристики адреса.
· Вторая группа – линии передачи информации состояния (статуса)
· Третья группа – линии арбитража.
· Четвертая группа – линии прерывания, по которым передаются запросы на обслуживание, посылаемые от ведомых устройств к ведущему.
Мультиплексируемые шины адреса/управления (схема фото)
Мультиплексор – устройство, которое имеет несколько сигнальных входов, один или более управляющих входов на один выход. Мультиплексор позволяет передавать сигнал с одного из входов на выход, при этом выбор желаемого входа осуществляется подачей соответствующей комбинацией управляющих сигналов.
Демультиплексор – устройство, …
Иерархия шин (фото схема)
Варианты построения ВМ – с одной шиной, с двумя и тремя видами шин.
Локальная шина ввода/вывода соединяет высокопроизводительное оборудование: видеоадептеры и тд с южным мостом (чипсетом)
Интерфейсы шин
Интерфейс – совокупность возможностей, способов и методов взаимодействия двух систем, устройств или программ для обмена информацией…
Характеристики внутренних шин ВМ (таблица и вторая таблица)
PCI. Имеет 64 и 32 разрядные варианты. Один и те же шины служат для передачи адреса и данных, поддерживают решим Bus Mastering. Ведущие PCI устройства захватывают шину, управляют ей и освобождают от работы ЦП. Кроме того, PCI – многомастерная шина. Ведущими могут быть несколько устройств.
USB – универсальная последовательная шина. Используется для связи как с низкоскоростными, так и высокоскоростными устройствами.
К одному контроллеру USB можно подключить до 170 устройств по топологии звезда.
Прерывания
Прерывания – сигнал, сообщающий процессору о наступлении какого-либо события.
Аппаратные прерывания – события, генерируемые внешне по отношению к процессору устройства. Аппаратные прерывания это асинхронные события. Не зависит от того, какой код выполняется процессором.
Обработка прерываний (схема)
Контроллер прерываний – Шина прерываний - №
Аппаратные прерывания (таблица)
Имеются команды операционной системы, при выполнениях которых прерывания должны быть запрещены. Для этого существуют специальные команды, которые могут маскировать все или некоторые из прерываний устройств ввода/вывода.
Существуют немаскируемые виды прерываний, которые поступают в процессор по специальной линии немаскируемых прерываний. Например: неустранимый сбой ОЗУ.
Организация обмена данных между внешними устройствами и памятью (схема)
Прямой доступ к памяти (схема)
Захват шины (bus mastering) – иная реализация DMA (PCI, AGP, PCI-X)
Технология Plug and Play (схема и текст)