Сравнит-ая хар-ка организации КЭШ-памяти прямого отображения, ассоциативной и наборно-ассоциативной.
1. КЭШ-память с прямым отображением:
При КЭШ-попадании считывание идет из КЭШ-памяти. Попадание определяется совпадением поля тега адреса и поля тега соотв-ей строки КЭШ. В д-м сп-бе орг-ии КЭШ строка КЭШа однозначно определяется адресом МП. + ¯ аппаратные затраты (1 операция сравнения для тега), – если несколько блоков ОП исп-ся одинаково часто и претендуют на 1 и т.ж. строку КЭШ, то эф-ть КЭШ ¯. 2. Полностью ассоциативный КЭШ: Любой блок памяти может занимать любую строку КЭШ.
+ отсутствие конфликтов адресов, – аппаратные затраты для сравнения всех тегов. 3. Наборно-ассоциативный КЭШ: Неск-ко линий адреса обр-ют набор, и сравн-е тегов произв-ся т-ко для строк КЭШ, вх-х в набор.
21.Способы защиты памяти.
Методы защиты ОП: 1. Защита отд-х ячеек ОП: Защищ-ся от записи каждая ячейка ОП. К каждому байту добавл-ся спец. байт, установка к-го запрещает запись в эту ячейку. – кол-во спец. инф-ии, ¯ кол-во режимов защиты. 2. Метод граничных регистров: Метод состоит во введении 2-х граничных регистров, указывающих верхнюю и нижнюю границы ОП, куда прога имеет право обращаться. При каждом обращении к ОП проверяется условие нахождения адреса в установленном диапазоне. При выходе за границы обращение подавляется и формир-ся запрос на прерывание (INT – Interrupt). Содержание граничных рег-ов устан-ся ОС-ой перед активизацией проги. Команды загрузки этих рег-ов д/б привилегиров-ми.
– доступ огранич-ся линейным простр-ом; команды записи рег-ов д/б привилегированными и недоступными для др. прог. 3. Метод ключей защиты: Этот метод явл-ся > гибким и позв-ет орган-ть доступ к областям памяти, расположенным не подряд. В этом сл-е память логически делится на одинак-е блоки, каждому из к-х ставится в соотв-ие код – ключ защиты памяти, а каждой проге присв-ся код ключа проги. Доступ проги к блоку памяти разрешен, если ключи совпадают или один из них имеет код = 0. Коды ключей защиты должны хран-ся при этом в сверхОП. Длина ключа опред-ся кол-вом max выполняемых одновр-но зададач. Коды ключей устанавл-ет ОС и команды относятся к привилегированным.
Если ключ проги = 0, то доступ разрешен ко всей ОП на ур-не ОС. Если ключ защиты ОП = 0, то память общедоступна
Организация защиты памяти в МП i286, i386, i486+: Сегментация памяти. Механизм дескрипторов. Назначение.
Работа с памятью в МП i486+: Пользоват-ая прога не может свободно обращаться по любому адресу пространства памяти. Прога не может обращаться к сегменту памяти, пока он для нее не описан. Каждый семент опис-ся спец-ой стр-рой д-х, сост-ей из 8-ми байт. В описание сегмента включ-ся базовый адрес, размер, тип (код, д-е), ур-нь привилегий и доп-я информация о состоянии. Число таких структур – дескрипторов в системе практически не ограничено. |Права доступа®|
| |||||||||||||||
| Баз_адр 31¸24 | G | D | X | U | Предел 16¸19 | P | S | A | Баз_адр 23¸16 | ||||||
| –––––– Базовый адрес 15¸0 –––––® | –––––– Предел 15¸0 –––––––® | ||||||||||||||
Базовый адрес определяет начальный (линейный адрес). Предел – двоичное поле, определяющее размер сегмента (в байтах или страницах). Байт прав доступа: Р – бит присутствия (1 – сегмент прис-ет в ОП, 0 – отс-ет); DPL (Descriptor Privilege Level) – ур-нь привелегии дескриптора (0¸3, где 0 – самые привелегии, 3 – самые ¯); S – признак системного – 0 или несистемного (т.е. сегмент ОП) – 1 дескриптора.
Организация защиты памяти в микропроцессорах i286, i386, i486+: защита по привилегиям. Кольца защиты.
Защита по привилегиям обнаруживает след-е ошибки: формир-ие неверных адресов, нахождение индекса за пределами массива и искажение массива. Такая защита заключ-ся в проверке возм-ти: вып-ть некот-е проги, обращаться к д-м др. прог и передавать управление внешнему порту. Привилегии – права или возможности, к-е соответственно разрешаются или нет. Ур-нь привилегий сегментов опред-ся полем DPL в байте прав доступа дескриптора (см. 20). МП автом-ки поддерж-т текущий ур-нь привилегий, к-й опред-ся ур-нем привилегий выполняющегося кодового сегмента.
22. Поддержка мультизадачности в МП i486+. Использование сегмента состояния задачи (TSS – Task State Segment).
Мультизадачность однопроцессорной среды реализуется через мех-зм разделения времени, т.е. каждой задаче выдел-ся квант времени и созд-ся иллюзия ||-ти выполняющихся прог. Переключение задач в общ. сл-е похоже на вызовы, но при этом хранится > инф-ии. Для поддержки м/зад-ти в МП i486+ исп-ся: TSS, дескриптор TSS, регистр задач и дескриптор шлюза задач. TSS служит для сохранения инф-ии о задаче. Это сегмент данных для считывания и записи, к к-му может обратиться только МП (доступ прог к нему запрещен). TSS определяется дескриптором.
| База | U | Предел | Р | DPL | 10B1 | База | |||
| База | Предел | ||||||||
U – User. B – бит занятости (Busy) – активна ли задача в д-й мом-т. Предел ³ 64 Н. DPL определяет того, кто имеет возм-ть переключения задач (обычно = 0). Дескрипторы TSS размещ-ся только в GDT и выбир-ся селектором, к-й нах-ся в рег-ре TR.