Построение логических элементов с использованием диодов

Логические элементы цифровых устройств.

Логические элементы (ЛЭ) реализуют элементарные булевы функции. Объединив ЛЭ определенным образом, можно построить устройство, выполняющее определенную функцию обработки или запоминания информации. Один или несколько логических элементов выполненных на одном кристалле представляют собой интегральную схему (ИС).

Логические ИС выпускаются сериями. Это совокупности логических схем (микросхем), выполняющих различные логические функции, имеющих единые электрические и конструктивные параметры и предназначенных для совместного использования.

По технологии базового элемента, серии ИС можно разделить следующим образом:

МОП, ЭСЛ – ФЛС I типа,

ДТЛ, ТТЛ, И²Л – ФЛС II типа.

Каждая серия характеризуется такими электрическими и временными параметрами как: U⁰, U¹, I⁰_вх, I¹_вх, I⁰_вых, Р_пот, t_{з. ср.}

В различных сериях существуют микросхемы одинакового функционального назначения, имеющие одинаковую схему, условное обозначение, конструкцию, схему подключения (цоколевку) и электрические характеристики. Совокупность таких микросхем называют функциональным рядом.

Функциональный ряд можно разбить на несколько групп по функциональному назначению: формирователи, генераторы, логические элементы, триггеры, счетчики, мультиплексоры, регистры, дешифраторы, микросхемы памяти и схемы вычислительных средств.

Построение логических элементов на транзисторных ключах

На рис. 3.1,а показана реализация логической функции 2ИЛИ-НЕ.

Если на один из входов Х1, Х2 подан уровень “1”, то один из транзисторов будет в насыщении (открыт), и на выходе будет уровень “0”.

Если на обоих входах будет уровень “0”, то, следовательно, транзисторы будут находиться в отсечке (закрыты), и на выходе будет обеспечен уровень “1”.

Рис 3.1. Реализация логических функций на транзисторных ключах

На рис. 3.1,б показана реализация логической функции 2 И-НЕ.

Если на один из входов Х1 или Х2 подан уровень “0”, или на оба входа Х1 и Х2 подан уровень “0”, то один или оба транзистора будут закрыты, и на выходе будет обеспечен уровень “1”.

Если на обоих входах Х1 и Х2 будет уровень “1”, то транзисторы будут открыты, и на выходе сформируется уровень “0”.

На таком принципе построения логических элементов основаны серии элементов МОП и ЭСЛ. Более детальное описание работы элементов этих серий приведено в справочниках и методических указаниях к лабораторным работам по изучению элементов соответствующих серий.

Построение логических элементов с использованием диодов

На рис. 3.2,а показана реализация логической функции 2ИЛИ на диодах.

Если хотя бы на одном из входов Х1, Х2 будет установлена “1”, то на выходе тоже будет“1”, так как один из диодов будет открыт и U_вых=U¹_вх-U_v. Если на обоих входах “0”, то и на выходе будет “0” U_вых=0 (диоды закрыты).

На рис. 3.2,б показана реализация логической функции 2И на диодах.

Если хотя бы на одном из входов Х1, Х2 будет “0” при Ux<Е_П, то на выходе тоже будет“0”, так как U_вых=U⁰_вх+U_v. Если на обоих входах “1”, то и на выходе будет “1”, так как U_Х1,_Х2 ≈ Е_П.

Рис. 3.2 Реализация на диодах логических функций а) 2ИЛИ, б) 2И

На рис. 3.3,а показана реализация функции 2ИЛИ-НЕ.

Если хотя бы на одном из входов Х1, Х2 установлена “1” при Ux > Е_П, то на выходе будет “0”, так как ток через R1 или R2 будет течь в базу транзистора выходного каскада и введет его в насыщение.

Если на обоих входах “0”, то на выходе будет “1”, так как Ux < Е_П и ток через R1 и R2 потечет на вход, а не в базу транзистора.

На рис. 3.3,б показана реализация функции 2И-НЕ.

Если хотя бы на одном из входов Х1, Х2 уровень “0”, то на выходе будет “1”, так как Ux < Е_П и ток через R1 потечет на вход, а не в базу транзистора, и, следовательно, транзистор будет закрыт, а на его коллекторе будет уровень “1”. Если на обоих входах “1”, то на выходе будет “0”, так как U_Х1,_Х2≈ Е_П (I_{(Х1, Х2)}.≈ 0), ток через R1 будет течь в базу транзистора выходного каскада и введет его в насыщение.

Схемы, показанные на рисунке 3.3, являются примерами реализации логических функций на диодно-транзисторной логике (ДТЛ).

Рис. 3.3. Реализация на ДТЛ логической функции: а) 2ИЛИ-НЕ, б) 2И-НЕ.

3.3. Монтажная логика

Еще одним способом реализации логических функций является монтажная логика. В ее основе лежит реализация логических функций посредством объединения выходов различных логических элементов. На рисунке 3.4 показана реализация функции 2ИЛИ-НЕ.

Объединение выходов позволяет реализовать логическую функцию «И», называемую «монтажное И». Так как выход имеет инверсное значение, то таким способом реализуется функция «ИЛИ-НЕ» ( ).

Рис. 3.4. Реализация логической функции 2ИЛИ-НЕ с помощью монтажной логики.

Для формирования монтажной логики используются схемы с открытым коллектором. Название «Открытый коллектор» говорит о том, что коллектор транзистора выходного каскада не подключен к Е_П через Rк, как в обычных схемах, а остается свободным и соединен с одним из выводов микросхемы. Для формирования логического сигнала на данном коллекторе, на него необходимо подать Е_П через внешний резистор Rк.

На рисунке 3.5 показано функциональное обозначение схемы с открытым коллектором. Кроме этого, наличие мощного транзистора на выходе позволяет применять такие схемы для обслуживания сегментов индикаторов, зажигания ламп накаливания и светодиодов, включаемых в цепь Rk. Для обеспечения требуемой нагрузки необходимо осуществить выбор Rк, подключаемого к коллектору выходного транзистора.

При расчете Rк, подключаемого к открытому коллектору, необходимо рассмотреть два случая: открыт транзистор только одного источника сигнала(ИС), транзисторы всех источников сигнала закрыты.

Рис. 3.5. Функциональное обозначение схемы с открытым коллектором

и реализация с помощью монтажного «И» функции «ИЛИ-НЕ».

а) Открыт транзистор только одного ИС (один транзистор) (рис. 3.6).

В этом случае весь ток из приемников сигнала (ПС) – I⁰_вх и ток через Rк (I_Rк ) будет протекать через коллектор одного транзистора. Уровень нуля максимальный может превысить максимальное значение (U⁰ _MAX) и сигнал попадет в зону неразличимости. Исходя из этого определяется нижний предел для Rк в зависимости от количества ПС.

Максимальный ток нагрузки (I⁰_{н мах} ) определим из выражения 3.1.

(3.1),

где

(3.2)

Рис. 3.6 Работа схемы «ИЛИ-НЕ» в случае, когда открыт транзистор только одного ИС.

Из выражения 3.2 определим нижний предел для Rк:

(3.3)

б) Транзисторы всех источников сигнала закрыты.

В случае, когда транзисторы всех ИС закрыты (рис.3.7), на выходе должен быть обеспечен U¹ _min. Необходимо определить верхний предел для Rк, при котором I_Rк определяется суммой токов утечки (I_ут) в ПС (I¹_вх)и обратных токов коллекторов (I_ко) ИС.

Уровень напряжения на выходе определяется из выражения 3.4:

(3.4) ,

где m- количество ИС

Отсюда выражаем верхний предел для Rк (выражение 3.5)

(3.5)

Рис. 3.7 Работа схемы «ИЛИ-НЕ» в случае, когда транзисторы всех ИС закрыты.

Рассмотренная на рисунках 3.6 и 3.7 схема может быть также представлена как схема с шинной организацией (рис 3.8). Такая схема является основой при построении модулей памяти.

Рис. 3.8 Шинная организация Ш = 1 - все ИС закрыты; Ш = 0 - один ИС открыт.

3.4. Цифровые элементы транзисторно-транзисторной логики (ТТЛ)

Интегральные схемы транзисторно-транзисторной логики (ИС ТТЛ) в настоящее время являются распространенными микросхемами, которые используются в качестве элементной базы ЭВМ. Сейчас усилия разработчиков и технологов ИС ТТЛ направлены на расширение функционального состава отдельных серий, усложнение выполняемых функций, улучшение рабочих характеристик ИС. Существуют следующие разновидности ИС ТТЛ: три ранние разновидности микросхем без применения р-n -переходов с барьером Шотки (стандартные или среднего быстродействия - СТТЛ; маломощные - Мм ТТЛ; мощные - МТТЛ); две со структурами Шотки - ТТЛШ; три новые, перспективные, усовершенствованные ТТЛШ.

В настоящее время в аппаратуре можно встретить все перечисленные варианты микросхем ТТЛ. Напряжение питания у них одинаковое Uu.n. = 5 В ± 10 %, а входные и выходные логические уровни совместимы. Микросхемы ТТЛШ имеют улучшенные электрические параметры. Полная электрическая и конструктивная совместимость однотипных ИС из разных серий снимает многие проблемы развития и улучшения параметров аппаратуры и стимулирует наращивание степени внутренней интеграции вновь выпускаемых микросхем, когда на одном кристалле размещается все большее число функциональных узлов. Основная часть применяемых сейчас микросхем ТТЛ имеет средний уровень интеграции.

3.4.1. Основы схемотехники элементов ТТЛ

Основную логическую операцию в элементе ТТЛ выполняет многоэмиттерный транзистор (МЭТ) (рис. 3.9). Рассмотрим режимы работы логического элемента на МЭТ.

Если на вход (рис. 3.10) подано низкое напряжение U⁰, то появится входной ток I⁰_вх, который будет протекать от источника питания Е_П=5В через резистор R_б, открытый переход база-эмиттер МЭТ на землю. При этом U_Э<U_K<U_б

Рис. 3.9. Схема реализации функции 2И-НЕ на ДТЛ и эквивалентная схема на ТТЛ.

Переход база - коллектор МЭТ закрыт, так как на нем напряжение меньше чем U_бкн = 0,6В, следовательно напряжение на коллекторе близко к нулю. Таким образом, переход база — эмиттер МЭТ открыт, а переход база — коллектор закрыт, т. е. многоэмиттерный транзистор находится в активном режиме. При этом транзистор VT1 будет закрыт, так как U_бVT1≈ 0. Следовательно, на коллекторе VT1 будет напряжение высокого уровня, что соответствует логической единице U¹_вых.Величина I⁰_вх определяется сопротивлением резистора R_б:

I⁰_вх = I_Э » I_б >> I_К, VT1 закрыт и для МЭТ S>>1.

(3.6)

(В быстродействующих и экономичных ИС ТТЛ сопротивления резисторов R_б отличаются примерно на порядок.)

Если все эмиттеры соединить вместе, I⁰_вх практически не изменится. Если заземлен хотя бы один из входов МЭТ, то смена логических уровней на остальных входах не влияет на выходное напряжение U_вых. Следовательно, неиспользуемые входы можно оставлять разомкнутыми.

Рис. 3.10. Активный режим работы МЭТ при нуле на входе.

При подаче на вход напряжения высокого уровня U¹ (рис. 3.11) переход база — эмиттер МЭТ закроется, так как разность потенциалов между базой и эмиттером станет отрицательной. Ток базы I_б МЭТ потечет от источника питания Еп через резистор R_б в открытый переход база—коллектор. На коллекторе МЭТ появится напряжение высокого уровня.

На вход будет поступать лишь входной ток утечки высокого уровня I¹_вх, не превышающий при нормальной температуре нескольких микроампер.

Таким образом, переход база — эмиттер МЭТ закрыт, а переход база — коллектор открыт, т. е. транзистор находится в инверсном активном режиме.

Так как I_{б VT1} =I_{к мэт}, а I_kмэт≈ I_бмэт, то транзистор VT1 перейдет в насыщение и на выходе установится уровень нуля.

Рис. 3.11. Активный инверсный режим работы МЭТ при единице на входе.

Рассмотренный элемент реализует логическую функцию И-НЕ. При этом количество входов будет определяться количеством эмиттеров МЭТ.

Часто в схемах не все входы элемента задействованы при реализации требуемой функции. Возникает вопрос: что делать с оставшимися входами?

Рассмотрим такую ситуацию на примере элемента 4И-НЕ (рис. 3. 12).

Реализуемая функция зависит от двух переменных, а элемент имеет четыре входа.

В ключах второго типа, каковыми являются схемы ТТЛ, неподключенный вход соответствует подаче на него уровня логической единицы, поэтому можно просто неиспользуемые входы не подключать (рис. 3. 12,а). Но при этом снижается помехоустойчивость, что может привести к ошибке в реализации требуемой функции. Другой способ – подать на неиспользуемые входы значение одной из переменных (рис 3.12, б). Определим значение тока который будет протекать через вход Х1.

Рис. 3. 12. Варианты подключения неиспользуемых входов.

Если на вход Х1 подать уровень логического нуля, то на выход источника сигнала потечет ток нуля вход I⁰_вх, который равен I⁰_R1 (рис. 3.12,в). При подаче уровня логической единицы на вход Х1 (рис. 3. 12,г), из источника сигнала потечет ток единицы, определяемый током утечки. Так как ток, который может протекать через R1 намного больше, чем ток утечки, то ток нагрузки единицы будет определяться как:

, где n- количество объединяемых входов.

Для того, чтобы исключить влияние неиспользуемых входов на источник сигнала, их можно подключить через резистор, задающий уровень единицы, к источнику питания (рис. 3. 12,д).

Определим значение сопротивления подключаемого к свободным входам для обеспечения уровня единицы. Необходимо, чтобы падение напряжения на R_вх от тока утечки не привело к снижению U¹_вх < U¹_гр. Исходя из этих требований, расчет можно выполнить следующим образом:

(3.7)

На рис. 3.13 представлена входная характеристика элемента ТТЛ.

Рис. 3.13. Входная характеристика элемента ТТЛ.

Если один сигнал от источника подается на несколько логических элементов (рис. 3.14), то ток нагрузки будет определяться как сумма I⁰_вх всех объединяемых элементов, и он не должен превышать максимально допустимый ток нагрузки источника сигнала.

, где n-количество логических элементов- приемников сигнала.

Рис. 3.14. Объединение входов разных логических элементов.

Для серии ТТЛ К155 I⁰_н.мах=16мА, I⁰_вх=1.6мА Þ n=10.

Если между источником сигнала и приемником включен резистор (рис.3.15), то необходимо определить его максимальное значение, при котором он не влияет на работу схемы. Если сопротивление R_вх больше допустимого, то U⁰_вх может превысить U⁰_гр, следовательно:

(3.8)

Для элементов серии К155 R_вх определяется следующим образом:

Рис. 3.15. Резистор на входе ТТЛ.

Для определения помехоустойчивости необходимо найти граничные значения U⁰_гр и U¹_гр.

Выходной каскад, построенный на транзисторе VT1, является простым инвертором. Он используется лишь в микросхемах, выходы у которых имеют открытые коллекторы. Недостатком простого инвертора является низкая нагрузочная способность в закрытом состоянии (нагрузочная способность определяется сопротивлением резистора, стоящего в коллекторной цепи транзистора VT1).

Для повышения нагрузочной способности логического элемента вместо простого инвертора большинство элементов ТТЛ имеют сложный инвертор или сложный выходной каскад (СВК).