Взаимное преобразование триггеров

Лекция №12

RS триггер

Это кольцо из двух последовательно включенных инверторов.

Рис.12.1

Входы: Set. Reset - информационные

Триггер можно выполнить на элементах Пирса и Шеффера.

Рис.12 .2

Рис. 12.3

таблицы истинности ТРИГГЕРОВ

на [ИЛИ-НЕ] на [И-НЕ]

R	S	Qn
		Qn-1
		X

R	S	Qn
		X
		Qn-1

X – запрещенное состояние.

переключение (ТРИГГЕР на [ИЛИ-НЕ] происходит при подаче (+) потенциала на вход S или R.

Повторное воздействие по этому же входу оставляет триггер в исходном состоянии.

При отсутствии изменения входного воздействия триггер сохраняет свое состояние как угодно долго (при наличии питания)

RST триггер

При С=1 триггер управляется

При предварительной установке сигналов S и R изменение состояния триггера произойдет при появлении потенциала на входе С.

Рис.12 .4

R	S	C	Qn
			Qn-1
		X	X

T триггер (toggle)

При воздействии по входу С триггер меняет свое состояние.

Рис. 12.5

C	Qn
	Qn-1

Рис. 12.6

Исползуется как делитель частоты на 2.

Рис. 12.7

Выходной сигнал - меандр.

D триггер (delay, data)

Один информационный вход D

Рис. 12.8

D	C	Qn

Состояние триггера определяется сигналом на информационном входе D и записывается в триггер по сигналу на тактовом входе С.

Рис. 12.9

Триггер, используется в регистрах для хранения информации.

JK триггер

Имеет 2-ва информационных входаJ иK логическая комбинация которых определяет его состояние.

Назначение входов J иK такое же как и R и S(отличие см. таблицу истснности)

Рис. 12.10

J	K	C	Qn-1
		х	Qn

- отличие от RS

MS триггер (Master-Slave)

Логические структуры рассмотренных ранее триггеров строились по одноступенчатой схеме. Управление статическое, при котором триггер срабатывает (изменяет свое состояние) по достижении сигналом синхронизации уровня “1” и может менять свое состояние, пока на входе синхронизации присутствует этот сигнал.

Недостаток – сбои при наличии помех на информационных входах (триггер ведет себя подобно асинхронному).

Устранить это явление позволяет двухступенчатый триггер.

Схема двухступенчатого триггера построена так, что изменение состояния происходит не с началом тактового импульса, а в момент его окончания.

MS триггер содержит 2-е ячейки памяти.

Запись информации производится в 2 этапа. Вначале по фронту тактового импульса открывается 1-й триггер (второй закрыт по синхровходу низким потенциалом с выхода инвертора). После окончания тактового импульса блокировка второго триггера снимается, а блокируется первый триггер. По заднему фронту тактового импульса срабатывает второй триггер и переходит в состояние соответствующее уровням на выходе (Q₁ и ) первого триггера, т.е. на его выходах устанавливается состояние, которое было на входе первого триггера (JK) на момент спада импульса синхронизации.

Алгоритм работы MS (таблица истинности) триггера определяется первой ступенью

Рис.12 . 11

Большое распространение триггер получил ввиду хорошей помехозащищенности.

Триггер Шмита

Тиггер Шмитта (не Шмидта) представляет собой усилитель с достаточно большим коэффициентом усиления, охваченный положительной обратной связью.

Стическая характеристика ТШ имеет зону неоднозначности (петлю гистерезиса рис. ).

Триггер Шмитта используется для восстановления цифрового сигнала, искаженного в линиях связи, фильтрах дребезга (рис. ), в качестве двухпозиционного регулятора в системах автоматического регулирования. Этот триггер стоит особняком в семействе триггеров: он имеет один аналоговый вход и один выход.

Рис. 12.12

Рис. 12.13

Триггер Шмита ставят на вход логических модулей.

Взаимное преобразование триггеров

Рис. 12.14