МИНОБРНАУКИ РОССИИ
Федеральное государственное бюджетное образовательное
Учреждение высшего образования
«САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ
ЭКОНОМИЧЕСКИЙ УНИВЕРСИТЕТ»
(СПбГЭУ)
ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Специальность 15.02.07
«Автоматизация технологических процессов и производств (по отраслям)»
Курсовая работа
по дисциплине «Вычислительная техника»
Пояснительная записка
КР 15.02.07 09 00 00 ПЗ
Проверила преподаватель: | Выполнил(а): |
Тулинцева Л.Н. | Синякина Г.Е. |
| Группа: 332-з |
Синякина Г.Е. МММММММММММММММммухамедшиной. |
СОДЕРЖАНИЕ
JК триггер 3
Синхронный RS триггер 6
Двойничный асинхронный счетчик 10
Регистр сдвига 13
Классификация счетчиков Логический элемент функция НЕ, ИЛИ, И 15
Асинхронный RS триггер с прямыми входами 18
Назначение триггера 19
Типы триггеров 20
Назначение суммирующих, вычитающих и реверсивных счетчиков 22
D триггер или триггер задержки 24
Шифратор. Назначение, применение 25
Классификация регистров 27
Асинхронный трехразрядный двоичный суммирующий счетчик 28
Дешифратор, назначение, применение 29
Чем характеризуются асинхронные и синхронные триггеры 31
T триггер 32
Трехразрядный peгистр со сдвигом вправо 34
Счетчик. Применение, суть работы счетчика 35
Описать работу дешифратора 3-8 37
Управляющего входа E 39
21. Мультиплексорное дерево, построенное
на четырехвходовых мультипликатарах 42
Мультиплексоры. Применение, характеристики 46
Минимизация логических функции методом карт Вейча 48
Минимизация логических функций методом Квайна 50
RS триггер 53
Регистр. Классификация регистров 55
Демультиплексор 63
Комбинационные устройства 64
29. Духкаскадный дешифратор
с прямоугольным матречным дешифратором на втором каскаде 75
Мультиплексор. Таблица функционирования мультиплексора 77
Счетчик 79
ЛИТЕРАТУРА 84
Синякина Г.Е. МММММММММММММММммухамедшиной. |
1. JК триггер
Прежде чем начать изучение jk триггера, вспомним принципы работы RS-триггера. Напомню, что в этом триггере есть запрещённые комбинации входных сигналов. Одновременная подача единичных сигналов на входы R и S запрещены. Очень хотелось бы избавиться от этой неприятной ситуации.
Таблица истинности jk триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, его схема изменена таким образом, что при подаче двух единиц jk триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов этот триггер изменяет своё состояние на противоположное. Таблица истинности jk триггера приведена в таблице 1.
Таблица 1. Таблица истинности jk триггера.
С | K | J | Q(t) | Q(t+1) | Пояснения |
| x | x | | | Режим хранения информации |
| x | x | | |
| | | | | Режим хранения информации |
| | | | |
| | | | | Режим установки единицы J=1 |
| | | | |
| | | | | Режим записи нуля K=1 |
| | | | |
| | | | | K=J=1 счетный режим триггера |
| | | | |
Один из вариантов внутренней схемы JK-триггера приведен на рисунке 1. Эта схема удобна для изучения принципов работы данного триггера в счетном режиме.
Рисунок 1. Внутренняя схема jk триггера
Для реализации счетного режима в схеме введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря обратной связи на входах R и S первого триггера никогда не может возникнуть запрещенная комбинация, а то, что она перекрестная, вводит новый режим работы — счетный. При подаче на входы j и k логической единицы одновременно JK-триггер переходит в счетный режим, подобно T триггеру.
Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведёнными ранее временными диаграммами RS- и T-триггера. Условно-графическое обозначениеJK-триггера приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение jk триггера
На этом рисунке приведено обозначение типовой цифровой микросхемы К1554ТВ9, выполненной по ТТЛ технологии. В промышленно выпускающихся микросхемах обычно кроме входов j и k реализуются входы RS-триггера, которые позволяют устанавливать jk триггер в заранее определённое исходное состояние.
В названиях отечественных микросхем для обозначения jk триггера присутствуют буквы ТВ. Например, микросхема К1554ТВ9 содержит в одном корпусе два jk триггера. В качестве примеров иностранных микросхем, содержащих jk триггеры можно назвать такие микросхемы, как 74HCT73 или 74ACT109.
Так как jk триггер является универсальной схемой, то рассмотрим несколько примеров ее использования. Начнем с примера использования этого триггера в качестве обнаружителя коротких импульсов.
Рисунок 3. Схема обнаружения короткого импульса
В данной схеме при поступлении на вход "C" импульса триггер переходит в единичное состояние, которое затем может быть обнаружено последующей схемой (например, микропроцессором). Для того, чтобы привести схему в исходное состояние, необходимо подать на вход R уровень логического нуля.
Теперь рассмотрим пример построения на jk триггере ждущего мультивибратора. Один из вариантов подобной схемы приведен на рисунке 4.
Рисунок 4. Схема ждущего мультивибратора, собранного на jk триггере
Схема работает подобно предыдущей схеме. Длительность выходного импульса определяется постоянной времени RC цепочки. Диод VD1 предназначен для быстрого восстановления исходного состояния схемы (разряда емкости C). Если быстрое восстановление схемы не требуется, например, когда длительность выходных импульсов гарантированно меньше половины периода следования входных импульсов, то диод VD1 можно исключить из схемы ждущего мультивибратора.
В качестве последнего примера применения универсального jk триггера, рассмотрим схему счетного T-триггера. Схема счетного триггера приведена на рисунке 5.
Рисунок 5. Схема счетного триггера, построенного на jk триггере
В схеме, приведенной на рисунке 5, для реализации счетного режима работы триггера на входы J и K подаются уровни логической единицы. Если эти входы вывести в качестве отдельного входа, то они образуют отдельный вход разрешения счета T
Синякина Г.Е. МММММММММММММММммухамедшиной. |
2. Синхронный RS триггер
Триггеры широко используются для создания различных счетчиков и делителей частоты. На них строятся элементы памяти, такие как ОЗУ или регистры. Именно поэтому трудно найти работу выпускнику, который не освоил работу с триггерами. Изучение работы триггеров начнем с простейшего триггера, который называется RS триггер.
RS триггер получил название по названию своих входов. Вход S (Set — установить англ.) позволяет устанавливать выход триггера Q в единичное состояние (записывать единицу). Вход R (Reset — сбросить англ.) позволяет сбрасывать выход триггера Q (Quit — выход англ.) в нулевое состояние (записывать ноль).
Для реализации RS триггера воспользуемся логическими элементами "2И-НЕ". Его принципиальная схема приведена на рисунке 1.
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/asinkhronnyy-rs-trigger-s-pryamymi-vkhodami-313051-20.gif)
Рисунок 1. Схема простейшего RS триггера на схемах "2И-НЕ". Входы R и S инверсные (активный уровень'0')
RS триггер – это устройство, которое может устойчиво сохранять одно из двух состояний, или можно сказать «ОЗУ на 1 бит». Q2 это инверсированный Q1 выход. SET установка, RESET сброс. При подаче логического сигнала на RESET, триггер обнуляется, т.е. на Q1 лог. уровень 0. Чтобы триггер перевести в состояние, где из Q1 выходит лог. 1, нужно в момент сброса установить на SET единицу. После прекращения подачи сигнала на RESET, триггер переходит в режим хранения, т.е. триггер запоминает состояние на входе SET.
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-7.jpg)
Рассмотрим принцип работы RS триггера, выполненный по изображенной на рисунке 1 схеме подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента "2И-НЕ" Q присутствует логический ноль, то на выходе нижнего логического элемента "2И-НЕ" появится логическая единица. Эта единица подтвердит логический ноль на выходе Q.
Если на выходе верхнего логического элемента "2И-НЕ" Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента "2И-НЕ" появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS триггера работает точно так же как и схема на инверторах.
Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента "И-НЕ" на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу.
Точно так же можно записать в RS-триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы — инверсные. Составим таблицу истинности RS триггера. Входы R и S в этой таблице будем использовать прямые, то есть и запись нуля, и запись единицы будут осуществляться единичными потенциалами (таблица 1).
Таблица 1. Таблица истинности RS триггера.
R | S | Q(t) | Q(t+1) | Пояснения |
| | | | Режим хранения информации R=S=0 |
| | | |
| | | | Режим установки единицы S=1 |
| | | |
| | | | Режим записи нуля R=1 |
| | | |
| | | * | R=S=1 запрещенная комбинация |
| | | * |
RS триггер можно построить и на логических элементах "ИЛИ". Его схема приведена на рисунке 2. Принцип работы RS триггера, собранный на логических элементах "ИЛИ" будет точно таким же, как и рассмотренный ранее. Единственное отличие в работе этой схемы по сравнению с предыдущей схемой RS триггера будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее.
Рисунок 2. Схема простейшего RS триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1')
Так как RS триггер при реализации его на логических элементах "И" и "ИЛИ" работает одинаково (его принцип работы от схемы не зависит), то и условно-
графическое изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS триггера на принципиальных схемах приведено на рисунке 3.
Рисунок 3. Условно-графическое обозначение RS триггера
Синхронный RS триггер
Схема RS триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс (в цифровых схемах этот процесс называется "опасные гонки"), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены.
Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Для того чтобы отличать от них рассмотренные ранее варианты (RS триггер и триггер Шмитта) эти триггеры получили название асинхронных.
Формировать синхронизирующие сигналы с различной частотой и скважностью при помощи генераторов и одновибраторов мы уже научились в предыдущих главах. Теперь научимся записывать в триггеры входные логические сигналы только при наличии разрешающего сигнала.
Для этого нам потребуется схема, пропускающая входные сигналы только при наличии синхронизирующего сигнала. Такую схему мы уже использовали при построении схем мультиплексоров и демультиплексоров. Это логический элемент "2И". Триггеры, записывающие сигналы только при наличии синхронизирующего сигнала называются синхронными. Принципиальная схема синхронного RS-триггера приведена на рисунке 4.
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-10.gif)
Рисунок 4. Схема синхронного RS триггера, построенного на элементах "И-НЕ"
В таблице 2 приведена таблица истинности синхронного RS триггера. Принцип работы RS триггера не изменился, добавилось дополнительное условие: синхронизация момента срабатывания схемы. В этой таблице символ 'x' означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера.
Таблица 2. Таблица истинности синхронного RS триггера.
С | R | S | Q(t) | Q(t+1) | Пояснения |
| x | x | | | Режим хранения информации |
| x | x | | |
| | | | | Режим хранения информации |
| | | | |
| | | | | Режим установки единицы S=1 |
| | | | |
| | | | | Режим записи нуля R=1 |
| | | | |
| | | | * | R=S=1 запрещенная комбинация |
| | | | * |
Как мы уже показали выше, RS триггеры могут быть реализованы на различных логических элементах. При этом их логика работы не изменяется. В то же самое время триггеры часто выпускаются в виде готовых микросхем (или реализуются внутри БИС в виде готовых модулей), поэтому на принципиальных схемах синхронные RS триггеры обычно изображаются в виде условно-графических обозначений. Условно-графическое обозначение синхронного RS триггера приведено на рисунке 5.
Рисунок 5. Условно-графическое обозначение синхронного RS триггера
Синякина Г.Е. МММММММММММММММммухамедшиной. |
3. Двойничный асинхронный счетчик
Счётчики используются для построения схем таймеров или для выборки инструкций из ПЗУ в микропроцессорах. Они могут использоваться как делители частоты в управляемых генераторах частоты (синтезаторах). При использовании в цепи ФАП счётчики могут быть использованы для умножения частоты как в синтезаторах, так и в микропроцессорах.
Двоичные асинхронные счётчики
Простейший вид счётчика — двоичный может быть построен на основе T-триггера. T-триггер изменяет своё состояние на прямо противоположное при поступлении на его вход синхронизации импульсов. Для реализации T-триггера воспользуемся универсальным D-триггером с обратной связью, как это показано на рисунке 1.
Рисунок 1. Реализация счетного T-триггера на универсальном D-триггере
Так как схема T-триггера при поступлении на вход импульсов меняет свое состояние на противоположное, то её можно рассматривать как счётчик, считающий до двух. Временные диаграммы сигналов на входе и выходах T-триггера приведены на рисунке 2.
Рисунок 2 Временные диаграммы сигналов на входе и выходах T-триггера
Обычно требуется посчитать большее количество импульсов. В этом случае можно использовать выходной сигнал первого счетного триггера как входной сигнал для следующего триггера, то есть соединить триггеры последовательно. Так можно построить любой счётчик, считающий до максимального числа, кратного степени два. Такой счетчик называется двоичным счетчиком, а тот факт, что состояние триггеров меняется на противоположное в различные моменты времени по мере распространения цифрового сигнала, отображается термином: асинхронный двоичный счетчик.
Схема счётчика, позволяющего посчитать любое количество импульсов, меньшее шестнадцати, приведена на рисунке 3. Количество поступивших на вход импульсов можно узнать, подключившись к выходам счётчика Q0 … Q3. Это число будет представлено в двоичном коде.
Рисунок 3. Схема четырёхразрядного счётчика, построенного на универсальных D-триггерах
Для того чтобы разобраться, как работает схема двоичного счётчика, воспользуемся временными диаграммами сигналов на входе и выходах этой схемы, приведёнными на рисунке 4.
Рисунок 4 Временная диаграмма четырёхразрядного счётчика
Пусть первоначальное состояние всех триггеров счётчика будет нулевым. Это состояние мы видим на временных диаграммах. Запишем его в таблицу 1. После поступления на вход счётчика тактового импульса (который воспринимается по заднему фронту) первый триггер изменяет своё состояние на противоположное, то есть единицу.
Запишем новое состояние выходов счётчика в ту же самую таблицу. Так как по приходу первого импульса изменилось состояние первого триггера, то этот триггер содержит младший разряд двоичного числа (единицы). В таблице поместим его значение на самом правом месте, как это принято при записи любых многоразрядных чисел. Здесь мы впервые сталкиваемся с противоречием правил записи чисел и правил распространения сигналов на принципиальных схемах.
Подадим на вход счётчика ещё один тактовый импульс. Значение первого триггера снова изменится на прямо противоположное. На этот раз на выходе первого триггера, а значит и на входе второго триггера сформируется задний фронт. Это означает, что второй триггер тоже изменит своё состояние на противоположное. Это отчётливо видно на временных диаграммах, приведённых на рисунке 4. Запишем новое состояние выходов счётчика в таблицу 1. В этой строке таблицы образовалось двоичное число 2. Оно совпадает с номером входного импульса.
Продолжая анализировать временную диаграмму, можно определить, что на выходах приведённой схемы счётчика последовательно появляются цифры от 0 до 15. Эти цифры записаны в двоичном виде. При поступлении на счётный вход счётчика очередного импульса, содержимое его триггеров увеличивается на 1. Поэтому такие счётчики получили название суммирующих двоичных счётчиков.
Таблица 1. Изменение уровней на выходе суммирующего счётчика при поступлении на его вход импульсов.
номер входного импульса | Q3 | Q2 | Q1 | Q0 |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
Условно-графическое обозначение суммирующего двоичного счетчика на принципиальных схемах приведено на рисунке 5. В двоичных счётчиках обычно предусматривают вход обнуления микросхемы R, который позволяет записать во все триггеры счётчика нулевое значение. Это состояние иногда называют исходным состоянием счётчика.
Рисунок 5. Четырёхразрядный двоичный счётчик
Существуют готовые микросхемы асинхронных двоичных счётчиков. Классическим примером такого счётчика является микросхема 555ИЕ5. Подобные схемы существуют и внутри САПР программируемых логических интегральных схем.
Синякина Г.Е. МММММММММММММММммухамедшиной. |
4. Регистр сдвига
Регистром называется последовательное или параллельное соединение триггеров. Они обычно строятся на основе D триггеров. При этом для построения регистров могут использоваться как динамические (flip-flop), так и статические D-триггеры (защелки — lath).
Последовательные (сдвиговые) регистры
Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов.
Последовательный регистр (регистр сдвига или сдвиговый регистр) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).
Принципиальная схема последовательного (сдвигового) регистра, собранного на основеD триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 1. Обратите внимание, что если для параллельных регистров подходили как триггеры работающие по потенциалу (триггеры-защелки), так и триггеры, работающие по фронту, то для реализации последовательного (сдвигового) регистра подходят только D триггеры, работающие по фронту!
Рисунок 1. Схема последовательного
(сдвигового) регистра
Внутри сдвигового регистра триггеры соединены последовательно, то есть выход первого соединён с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено на рисунке 2.
Рисунок 2. Условно-графическое обозначение последовательного (сдвигового) регистра
Входы синхронизации в последовательных (сдвиговых) регистрах, как и в параллельных регистрах, объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного (сдвигового) регистра.
Преобразование последовательного кода в параллельный в последовательном (сдвиговом) регистре производится следующим образом. Отдельные биты двоичной информации последовательно подаются на вход сдвигового регистра D0. Каждый бит сопровождается отдельным тактовым импульсом синхронизации, который поступает на вход синхронизации последовательного регистра C.
После поступления первого тактового импульса логический уровень, присутствующий на входе D0, запоминается в первом триггере последовательного (сдвигового) регистра и поступает на его выход, а так как он соединён с входом второго триггера, то и на его вход. Если бы последовательный (сдвиговый) регистр был собран на D триггерах, работающих по потенциалу, то этот бит тут же записался во второй D триггер! В нашем случае этого не происходит, так как к этому моменту фронт на входе синхронизации C уже закончился.
После поступления второго тактового импульса логический уровень, присутствующий на входе второго триггера последовательного (сдвигового) регистра, запоминается в нем и поступает на его выход, а так как он соединён с входом третьего триггера, то и на его вход. Одновременно следующий бит входного последовательного кода запоминается в первом триггере последовательного (сдвигового) регистра.
После поступления четвертого тактового импульса в триггерах последовательного (сдвигового) регистра будут записаны логические уровни бит, которые последовательно присутствовали на его входе D0. Теперь этими битами можно воспользоваться, например, для отображения на индикаторах.
Пусть на вход последовательного (сдвигового) регистра поступает сигнал, временная диаграмма которого изображена на рисунке 3, тогда состояние выходов этого регистра будет последовательно принимать значения, записанные в таблице.
Рисунок 3. Временная диаграмма работы сдвигового регистра
На рисунке 3 вместе с логическими уровнями записываются значения бит, которые передаются по соединительной линии или присутствуют на выходах сдвигового регистра.
№ такта | | | | |
Q0 | | | | |
Q1 | X | | | |
Q2 | X | X | | |
Q3 | X | X | X | |
В качестве примера реализации последовательного (сдвигового) регистра можно назвать отечественную микросхему 1564ИР1 или иностранную 74НС164.
Синякина Г.Е. МММММММММММММММммухамедшиной. |
5. Классификация счетчиков Логический элемент функция НЕ, ИЛИ, И
Основой цифровой электроники являются логические элементы. На их основе состоят различные триггеры, дешифраторы, счётчики и т.д. Вот, к примеру, говорят же в процессоре миллионы транзисторов, но как их так собрали, ничего не перепутав и всё упорядочив? Из транзисторов собраны логические элементы, из логических элементов собраны различные счётчики, дешифраторы, триггеры, а из триггеров озу память и т.д. , а всё вместе в сборе получается , процессор.
Компоненты процессора собраны в одном кристалле, но когда-то были громоздкие платы, выполняющие такую же функцию.
Зная, как работают логические элементы, можно понять, как работают и все остальные цифровые микросхемы и научиться составлять самому схемы.
Элемент И
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-20.jpg)
Смысл элемента в том, чтобы получить на выходе логический уровень нужно подать на все входы логические единицы (в данном примере их только два, но бывает и больше), то есть И на 1 вход И на 2 вход. Если подать единицу только на один вход, из выхода не будет напряжение идти, будет логический ноль. Думаю по таблице истинности понять его работу нетрудно. На рисунке изображён элемент 2И, то есть у него 2 входа. Наши российские (и советские) микросхемы это все серии ЛИ, например К155ЛИ1 .
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-21.jpg)
Элемент ИЛИ
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-22.jpg)
Чтобы на выходе появился логический уровень, нужно чтобы на любом входе ИЛИ на все входы подать логическую единицу. У элемента бывает более чем 2 входа, так же как и на элементе И. Элементы ИЛИ это микросхемы серии ЛЛ, например К155ЛЛ1 .
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-23.jpg)
Элемент НЕ
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-24.jpg)
Элемент НЕ выполняет роль инвертора. На выходе всегда логическая единица, пока на входе логический нуль и наоборот. Наши микросхемы это серии ЛН: К155ЛН1, К561ЛН2 и т.д.
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-25.jpg)
Исключительное ИЛИ
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-26.jpg)
Этот логический элемент имеет необычный смысл работы: на выходе появится логический уровень в том случае, если только на одном из входов будет присутствовать логическая единица. Если на оба входа (или на все) подать одинаковые уровни, тогда на выходе уровень не изменится.
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-27.jpg)
Элемент И-НЕ
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-28.jpg)
Элемент имеет ту же функцию что и элемент И, но только сигнал на выходе инвертируется. Из таблицы смысл не трудно понять. Это микросхемы серии ЛА: К155ЛА3
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-29.jpg)
Элемент ИЛИ-НЕ
Этот элемент тоже имеет такую функцию, как и элемент ИЛИ. Микросхемы серии ЛЕ: К155ЛЕ1
![Последовательные (сдвиговые) регистры Последовательные (сдвиговые) регистры - student2.ru](/images/logika/posledovatelnye-sdvigovye-registry-319526-31.jpg)