Буферные регистры и двунаправленные шинные формирователи

Буферные регистры и двунаправленные шинные формирователи обеспечивают в МПС соответственно временное хранение (фиксацию) адреса с выходов ЦП и двунаправленный обмен данными между локальной и системной шинами. В составе МПК КР580 для выполнения этих функций имеется регистр КР580ИР82 (далее ИР82) и шинный формирователь КР580ВА86 (далее ВА86).

Восьмиразрядный буферный регистр ИР82

Восьмиразрядный буферный регистр ИР82 с тремя состояниями характеризуют следующие параметры: схемотехнология – ТТЛШ; число транзисторов на кристалле – 524; напряжение питания – плюс 5В и потребляемая мощность 1 Вт.

Регистр ИР82 имеет восемь триггеров, стробированная запись данных в которые выполняется по сходам DI7-DI0 при значении сигнала STB = 1 (рисунок 8.3.4.4). Прямые выходы D07-D00 регистра подключены к буферным схемам SW тремя состояниями.

При значении сигнала Буферные регистры и двунаправленные шинные формирователи - student2.ru 0 буферы открываются и данные передаются на выход. Если Буферные регистры и двунаправленные шинные формирователи - student2.ru =1, то буферы устанавливаются в Z-состояние. Сигнал Буферные регистры и двунаправленные шинные формирователи - student2.ru не влияет на состояние триггеров и функцию записи информации.

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок8.3.4.4. Буферный регистр ИР82: а – условное обозначение; б –функциональная схема

Шинный формирователь ВА86 обеспечивает двунаправленный обмен данными между локальной и системной шинами, усиление сигналов и отключение от шины в определенные моменты времени. Микросхема ВА86 характеризуется следующими параметрами: ТТЛШ схемотехнологией, числом транзисторов на кристалле – 567; напряжением питания – плюс 5 В и потребляемой мощностью – 1 Вт.

Шинный формирователь (ШФ) имеет двунаправленные входы-выходы А7-А0 и В7-В0, вход Т для управления направлением обмена и вход Буферные регистры и двунаправленные шинные формирователи - student2.ru для снятия Z-состояния определенного направления переходу (рисунок 8.3.4.5).

Каждый разряд формирователя содержит две схемы SW с тремя состояниями каждая. При ОЕ = 1 все SW-схемы находятся в Z-состоянии, при Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0 и Т = 0 обмен данными выполняется в направлении от А к В. При Буферные регистры и двунаправленные шинные формирователи - student2.ru Буферные регистры и двунаправленные шинные формирователи - student2.ru 0 и Т = 1 обмен данными выполняется от В к А.

Формирователь потребляет от ЦП ток около одного миллиампера, а может отдавать в системную шину десятки миллиампер

  Буферные регистры и двунаправленные шинные формирователи - student2.ru Буферные регистры и двунаправленные шинные формирователи - student2.ru  

Рисунок 8.3.4.5. Шинный формирователь ВА86: а – условное обозначение; б – функциональная схема

Контроллер системной шины

Для управления обменом данными в МПС используется системный контроллер. В составе МПК К1810 имеется микросхема К1810ВГ88 (далее ВГ88), которая реализует функции системного контроллера шины (КШ). Микросхема ВГ88 имеет следующие технические характеристики: схемотехнология – ТТЛШ; частота синхронизации – 8 МГц; напряжение питания – плюс 5 В; потребляемая мощность — 85 Вт.

Контроллер шины реализует в МПС следующие функции: дешифрацию состоя­ний микропроцессора, формирование управляющих и командных сигналов для локальных и системных шин; выработку сигналов управления ШФ, буферными регистрами и контроллером прерываний. В состав КШ входят (рисунок 8.3.4.5.): дешифратор состояний ДшС, схема управления СхУ, формирователь командных Ф1 и управляющих Ф2 сигналов.

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок 8.3.4.5. Структура контроллера шины ВГ88

Функциональное назначение входных сигналов КШ: Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru – состояния микропроцессора; CLK – синхронизация от ГТИ; Буферные регистры и двунаправленные шинные формирователи - student2.ru – разрешение выдачи синалов по командным выводам; CEN – разрешение выдачи командных сигналов и сигналов управления DEN, Буферные регистры и двунаправленные шинные формирователи - student2.ru ; IOВ – управление режимом работы.

Выходные сигналы КШ по функциональным признакам распределены на командные сигналы интерфейса и сигналы управления.

К командным сигналам интерфейса относятся: Буферные регистры и двунаправленные шинные формирователи - student2.ru - чтение памяти; Буферные регистры и двунаправленные шинные формирователи - student2.ru – запись в память; Буферные регистры и двунаправленные шинные формирователи - student2.ru – ввод из порта; Буферные регистры и двунаправленные шинные формирователи - student2.ru предупреждающие подготовительные сигналы записи в память или вывода в порт; Буферные регистры и двунаправленные шинные формирователи - student2.ru – подтверждение прерывания.

К выходным управляющим сигналам АШ относятся: DT/ Буферные регистры и двунаправленные шинные формирователи - student2.ru – выбор направ­ления передачи данных через ШФ; DEN – разрешение выдачи данных; ALE – строб записи адреса в буферный регистр; MCE/ Буферные регистры и двунаправленные шинные формирователи - student2.ru – в режиме работы с сис­темной шиной используется как строб чтения номера ведомого контроллера прерываний. При работе с ШВВ используется для управления состоянием “включен” ШФ.

Основной информацией для работы КШ является код состояния Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru , который декодируется дешифратором (таблица 8.3.4.1).

Таблица 8.3.4.1.

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Входные сигналы IOВ, CEN, Буферные регистры и двунаправленные шинные формирователи - student2.ru определяют два режима работы контроллера – с СШ и ШВВ. Режим работы с СШ устанавливается при IOВ = 0, при этом КШ формирует командные сигналы и сигналы управления ALE, DEN, DT / Буферные регистры и двунаправленные шинные формирователи - student2.ru фиксаторами адреса и ШФ.

Типовая схема включения КШ в однопроцессорных системах на основе ЦП ВМ86 в максимальном режиме показана на рисунке 8.3.4.6.):.

На входах формируются постоянные значения Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0 и CEN = 1, которые разрешают выдачу командных сигналов и сигналов управления. На выходе MCE/ Буферные регистры и двунаправленные шинные формирователи - student2.ru при таком включении формируется сигнал MCE. Он используется в МПС с каскадированием контроллеров прерываний для определения момента пе­редачи номера ведомого контроллера, который запрашивает прерывание. Сигнал ALE определяет момент фиксации адреса в буферных регистрах ИР82. Выходные

сигналы DT/ Буферные регистры и двунаправленные шинные формирователи - student2.ru и DEN используются для управления работой ШФ. Сигнал DEN имеет высокий уровень, поэтому он должен инвертироваться перед подачей на вход Буферные регистры и двунаправленные шинные формирователи - student2.ru микросхемы ВА86.

Системна шина в этом случае работает только с памятью и ЦП получает доступ к ней по сигналу Буферные регистры и двунаправленные шинные формирователи - student2.ru от арбитра шин, а командные сигналы для портов не используются.

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок8.3.4.6. Типовая схема подключения ВГ88 к ЦП ВМ86

Арбитр шин

В многопроцессорной МПС приоритетный доступ к СШ обеспечивает АШ. В составе МПК К1810 имеется микросхема К1810ВБ89 (далее ВБ89), которая реализует функции арбитра.

В структуру АШ входят (рисунок 8.3.4.7.):

· схема арбитра АРБ и дешифратор состояний ДшС;

· схема управления арбитражем СхУ и блок шинного интерфейса БИФ.

В АШ входы и сигналы на них имеют следующее функциональное назначение:

· Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru – сигналы состояний микропроцессора;

· CLK – вход синхронизации;

· Буферные регистры и двунаправленные шинные формирователи - student2.ru – вход системной синхронизации;

· Буферные регистры и двунаправленные шинные формирователи - student2.ru – начальная установка (сброс) АШ;

· Буферные регистры и двунаправленные шинные формирователи - student2.ru – блокирование СШ;

· RESB – выбор резидентной шины;

· Буферные регистры и двунаправленные шинные формирователи - student2.ru – выбор режима работы с ШВВ;

· Буферные регистры и двунаправленные шинные формирователи - student2.ru – сигнал совместного блокирования СШ;

· AQST – любой запрос;

· SB/ Буферные регистры и двунаправленные шинные формирователи - student2.ru – выбор системной или локальной шины.

Буферные регистры и двунаправленные шинные формирователи - student2.ru   Буферные регистры и двунаправленные шинные формирователи - student2.ru  

Рисунок 8.3.4.7. Арбитр шин ВБ89: a – структура; б – условное графическое обозначение

Функциональное назначение выходов и сигналов на них:

· Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru – используются для организации схемы определения приоритетов;

· Буферные регистры и двунаправленные шинные формирователи - student2.ru – разрешение СШ.

В многопроцессорной МПС с помощью АШ организовывают следующие схемы обработки приоритетов: последовательные; параллельные с фиксированным приоритетом; параллельны с циклично изменяемыми приоритетами. В многопроцессорной МПС каждый ЦП имеет свой АШ.

В схеме последовательного арбитража приоритетный выход Буферные регистры и двунаправленные шинные формирователи - student2.ru арбитра с высшим приоритетом подключается ко входу Буферные регистры и двунаправленные шинные формирователи - student2.ru арбитра с низшим приоритетом (рисунок 8.3.4.8.).

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок 8.3.4.8. Схема последовательного арбитра

Вход Буферные регистры и двунаправленные шинные формирователи - student2.ru арбитра с наивысшим приоритетом подключается к земле. Если нескольким АШ необходим доступ к СШ, то сигнал Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0 у арбитра с наивыс­шим приоритетом поступает на вход BPRN соседнего арбитра и запрещает ему захват шины.

Схема последовательного определения приоритета наиболее проста и не требует дополнительных микросхем. Однако при таком соединении приоритет к последнему АШ приходит с задержкой. Поскольку доступ к СШ должен осуществляться за один период сигнала Буферные регистры и двунаправленные шинные формирователи - student2.ru , то при частоте 10 МГц можно последовательно соединить не более трех АШ.

Схема параллельного определения приоритетов позволяет подключиться к 16 арбитрам, для их организации дополнительно используются приоритетный шифратор и дешифратор (рисунок 8.3.4.9.).

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок8.3.4.9. Схема параллельного арбитража

Сигнал с выхода запроса шины Буферные регистры и двунаправленные шинные формирователи - student2.ru каждого АШ подается на вход приоритетного шифратора, который формирует двоичный код номера запроса с наивысшим приоритетом. Этот код декодируется дешифратором и поступает на вход Буферные регистры и двунаправленные шинные формирователи - student2.ru выбранного АШ, разрешая ему захват шины.

Схема циклического определения приоритетов аналогична схеме параллельного арбитража, однако она имеет более сложные дополнительные микросхемы, с помощью которых приоритеты обрабатываются по очереди.

Во всех схемах арбитража имеется линия Буферные регистры и двунаправленные шинные формирователи - student2.ru , на которую выставляется низкий уровень арбитром, запрашивающим СШ. Если СШ свободна, то арбитр, который получил доступ к шине, формирует сигнал Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0. После этого для выбранного КШ разрешается выдавать на СШ командные сигналы с КШ, а также адрес и данные соответственно с фиксаторов и формирователей.

В зависимости от конфигурации МПС и сигналов на входах Буферные регистры и двунаправленные шинные формирователи - student2.ru , RESB можно задавать четыре режима работы с АШ. Сигнал на входе SYSB/ Буферные регистры и двунаправленные шинные формирователи - student2.ru выполняет вспомогательную роль – определения условий доступа к СШ.

Режим работы с СШ задают сигналы Буферные регистры и двунаправленные шинные формирователи - student2.ru = 1, RESB = 0, вход SB/ Буферные регистры и двунаправленные шинные формирователи - student2.ru игнорируется. При этой комбинации сигналов ЦП может подключиться только к одной СШ (рисунок8.3.4.10.).

При исполнении цикла обращений к СШ арбитр вначале получает приоритетный доступ, затем формирует сигнал Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0 и подает его на схему шинного интерфейса СШ1 (она содержит КШ, фиксатор адреса и формирователь данных). Арбитр удерживает СШ и использует адресное пространство памяти (то есть, управляется сигналами Буферные регистры и двунаправленные шинные формирователи - student2.ru и Буферные регистры и двунаправленные шинные формирователи - student2.ru ).

Режим работы с СШ памяти и резидентной ШВВ задают сигналы IOВ = RESB =0 и SB/ Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0. При этой комбинации сигналов ЦП подключается к СШ, которая обслуживает только память, и к резидентной ШВВ, которая выполняет обмен данными с периферией (рисунок 8.3.4.11.).

  Буферные регистры и двунаправленные шинные формирователи - student2.ru Рисунок8.3.4.10. Схема подключения АШ к системной шине   Буферные регистры и двунаправленные шинные формирователи - student2.ru Рисунок8.3.4.11. Схема подключения АШ к СШ и резидентной ШВВ  

В этом режиме сигнал Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0 вырабатывается арбитром только при необхо­димости ЦП обратиться к памяти и наличии приоритетного разрешения. Доступ к резидентной ШВВ предоставляется процессору всегда при исполнении команд ввода IN и вывода OUT сигналом Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0. Схема СШ2, которая связывает локальную шину с резидентной ШВВ, не содержит системного контроллера ВГ88. Его функции выполняет КШ в блоке СШ1, установленный в режим IOВ = 1. При этом командные сигналы управления памятью Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru ) поступают на СШ, а управления вводом-выводом ( Буферные регистры и двунаправленные шинные формирователи - student2.ru , Буферные регистры и двунаправленные шинные формирователи - student2.ru ), а также INTA — на резидентную ШВВ.

Детальная схема расширенного ЦП в режиме обслуживания СШ и резидентной ШВВ показана на рисунке8.3.4.12.

Режим работы с системной и резидентной шинами задают сигналами

Буферные регистры и двунаправленные шинные формирователи - student2.ru = RESB = 1. Он используется в МПС с системной и резидентной шинами и в каждой из них обеспечивается доступ к памяти и УВВ (рисунок8.3.4.13).

Сигнал Буферные регистры и двунаправленные шинные формирователи - student2.ru , который обеспечивает доступ к СШ, вырабатывается при SB/ Буферные регистры и двунаправленные шинные формирователи - student2.ru = 1 (при условии, что АШ получил разрешение на доступ). Для формирова­ния сигналов доступа к системной SB / Буферные регистры и двунаправленные шинные формирователи - student2.ru = 1 или к резидентной SB/ Буферные регистры и двунаправленные шинные формирователи - student2.ru = 0 шине используют дешифратор адреса ДША, подключенный к СШ.

Режим работы с СШ памяти, резидентной шиной и резидентной ШВВ задают сигналы Буферные регистры и двунаправленные шинные формирователи - student2.ru 0 и RESB = 1. Эту комбинацию сигналов используют в МПС, где наряду с СШ, которая обеспечивает доступ только к памяти, имеется две резидентные шины. Одна из них выполняет доступ как к памяти, так и к УВВ, вторая – только к УВВ.

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок8.3.4.12Схема ЦП в режиме обслуживания СШ и резидентной ШВВ

Буферные регистры и двунаправленные шинные формирователи - student2.ru

Рисунок8.3.4.13Схема использования АШ с системной и резидентной шинами

Наши рекомендации