Исследование сумматоров на базе простейших логических элементов
Цель работы
1.1.Исследование способов построения двоичных сумматоров по таблице истинности на базе простейших логических элементов в программе схемотехнического моделирования Micro-Cap.
1.2. Экспериментальное исследование построенных сумматоров.
2. Задание для предварительной подготовки к работе
. Составить две таблицы истинности и командные последовательности входных цифровых сигналов для генераторов Stim2 (выходы А и В) и Stim1 (выход PI) в соответствии с вариантом индивидуального задания (см. пункт 5). Построение командных последовательностей см. в лабораторной работе 1.
Задание на экспериментальную часть
Составить схему сумматора по модулю 2 или полусумматора, как указано в Вашем индивидуальном задании (пункт 5), а также схему полного одноразрядного сумматора на базе простейших логических элементов. Получить временные характеристики сигналов на входе и выходе исследуемых схем.
Методические указания по выполнению работы
4.1.Загрузить программу схемотехнического моделирования MC-9 или более поздние версии двойным щелчком по ее пиктограмме; при этом на экране появится рабочее окно главного меню.
4.2.Выбрать генератор цифровых чисел по команде COMPONENT -> DIGITAL PRIMITIVES -> STIMULUS GENERATORS -> STIM1..2.
4.3. Кликнуть курсором по изображению выбранного типа генератора: появится окно задания параметров выбранного генератора. Задать атрибут COMMAND, введя в окне редактора после директивы .define командные последовательности в соответствии с индивидуальным заданием (см. пункт 5). Просмотреть форму сигналов на входах STIM, нажав на кнопку Plot (График).
4.4.Выбрать простейшие логические элементы для построения схемы сумматора в соответствии с индивидуальным заданием по команде COMPONENT -> DIGITAL PRIMITIVES -> STANDART GATES. В таблице 4 представлено описание имеющихся в базе логических элементов.
4.5.Составить схемы сумматоров с двумя и с тремя входами в соответствии с индивидуальным заданием.
4.6.Пронумеровать узлы схем с помощью пиктограммы 
.
4.7.Провести анализ переходного процесса для составленных схем. Для этого последовательно выполнить следующие операции:
· по команде АНАЛИЗ (ANALYSIS) -> АНАЛИЗ ПЕРЕХОДНЫХ ПРОЦЕССОВ (TRANSIENT ANALYSIS) вывести на экран окно задания параметров анализа;
· в строке время расчета (TIME RANGE) указать время анализа 1u;
· в столбце Р указывается номер страницы выводимого на экран графика, при наличии нескольких выходов желательно все графики наблюдать одновременно;
· по оси Х указывается время Т, а по оси У – цифровой сигнал d(n) в соответствующих узлах схемы, n – номер узла, масштаб по осям Х и У лучше принять AutoAlways;
· Запустить анализ переходного процесса (RUN).
4.8.Зарисовать получившиеся графики.
4.9.Сделать выводы по проделанной работе.
Краткие сведения из теории
5.1. Типы исследуемых сумматоров
Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.
Сумматор –логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и др. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
По числу входов и выходов одноразрядные двоичные сумматоры подразделяются на следующие виды:
· сумматоры по модулю 2, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;
· полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);
· полные одноразрядные двоичные сумматоры, характеризуются наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).
Таким образом, очевидно, что одноразрядные двоичные сумматоры бывают с двумя входами (сумматор по модулю 2 и полусумматор) и сумматоры с тремя входами (полные одноразрядные двоичные сумматоры).
| Таблица 1 |
5.2.Построение двоичного сумматора по таблице истинности на основе простейших логических элементов
| A | B | S |
Построение двоичных сумматоров обычно начинается с сумматора по модулю 2. Исходя из правил суммирования в двоичной арифметики, получим таблицу истинности этого сумматора (таблица 1). Принципиальная схема сумматора по модулю 2 и его условно-графическое изображение (УГО), которое совпадает со схемой исключающего «ИЛИ» в двоичной арифметике, представлены на рис.1 и рис.2, соответственно.
Рис. 1 Рис. 2
| A | B | S | PO |
| Таблица 2 |
Сумматор по модулю 2 выполняет суммирование без учета переноса. В полном двоичном сумматоре требуется учитывать перенос, поэтому требуются схемы, позволяющие формировать перенос в следующий двоичный разряд. Таблица истинности такой схемы, называемой полусумматором, приведена в таблице 2. В соответствии с принципами построения произвольной таблицы истинности получим схему полусумматора, рис.3 и его УГО (рис.4).
Рис. 3 Рис. 4
| PI | A | B | S | PO |
| Таблица 3 |
Схема полусумматора формирует перенос в следующий разряд, но не может учитывать перенос из предыдущего разряда, поэтому она и называется полусумматором. Таблицу истинности полного двоичного одноразрядного сумматора можно получить из правил суммирования двоичных чисел (таблица 3). В обозначении входов использовано следующее правило: в качестве входов использованы одноразрядные числа A и B; перенос обозначен буквой P; для обозначения входа переноса используется буква I (сокращение от английского слова input – вход); для обозначения выхода переноса используется буква O (сокращение от английского слова output – выход).
В соответствии с принципами построения принципиальной схемы по произвольной таблице истинности получим схему полного двоичного одноразрядного сумматора (рис.5) и его УГО (рис.6).
Рис. 5 Рис. 6
Одноразрядные сумматоры практически никогда не использовались, так как почти сразу же были выпущены микросхемы многоразрядных сумматоров.
5.3.Простейшие логические элементы
В программе схемотехнического моделирования Micro-Cap существует база с простейшими логическими элементами (таблица 4),из которых будут строиться исследуемые устройства.
Таблица 4
| Тип | Параметры | Узлы | Логическая операция | Условное изображение |
| And | Количество входов | In* Out | «И» |  |
| Inverter | In Out | «НЕ» | ||
| Buffers | In Out | Повторяет заданную последовательность | ||
| Nand | Количество входов | In* Out | «И-НЕ» | |
| Nor | Количество входов | In* Out | «ИЛИ-НЕ» | |
| Or | Количество входов | In* Out | «ИЛИ» | |
| XNor | In Out | Исключающее «ИЛИ-НЕ» | ||
| Xor | In Out | Исключающее «ИЛИ» |
5.4.Цифровые генераторы
Для задания цифровой последовательности в программе MC существует база с цифровыми генераторами, которые рассматривались ранее в лабораторной работе №1. В данной работе рассматриваются STIM1..2 генераторы.
Для начала рассмотрим цифровой генератор с одним выходом – STIM1. Этот генератор в данной работе пригодится для составления последовательности значения входа PI из таблицы истинности исследуемого сумматора. Например, дадим имя команды _1, тогда для последовательности PI:01010110 командная последовательность, задающая форму цифрового сигнала длительностью 450 нс, а длительность нуля или единицы 50нс, приведена в примере 1.
Пример 1.
.define _1
+0ns 0
+50ns 1
+150ns 0
+200ns 1
+250ns 0
+300ns 1
+350ns 1
+400ns 0
+450ns 0
Цифровой генератор STIM2 – генератор с двумя выходами. Этот генератор необходим в этой работе для создания последовательностей значений входов А и В из таблицы истинности сумматора. Для начала зададим имя команды _11. Тогда, для последовательностей А:10010101 и В:11010110 командная последовательность, задающая форму цифрового сигнала длительностью 450 нс, а длительность нуля или единицы 50нс, приведена в примере 2.
Пример 2.
.define _11
+0ns 11
+50ns 01
+100ns 00
+150ns 11
+200ns 00
+250ns 11
+300ns 01
+350ns 10
+400ns 00
+450ns 00
Имена команд для различных цифровых генераторов в рабочем окне программы MC должно быть неодинаковыми, иначе все генераторы примут одну и ту же командную последовательность.
Варианты индивидуальных заданий
Ниже в таблице 5 приведены варианты индивидуальных заданий. Для каждого варианта составлены входные последовательности для сумматоров с двумя и с тремя входами, где значения А, В и PI – значения входных последовательностей. В предварительной подготовке к работе, согласно правилам суммированиям в двоичной арифметике, необходимо построить таблицу истинности (см. пункт 5.2) в соответствии со своим вариантом задания.
По входным последовательностям А, В и PI требуется составить командную последовательность (см. пункт 5.4) и получить на выходе последовательности S и PO (см. таблицу 1, таблицу 2 и таблицу 3).
Таблица 5
| № варианта | Входные последовательности для сумматора с двумя входами | Входные последовательности для сумматора с тремя входами |
| A: 01010101 B: 11111111 Сумматор по модулю 2 | PI:10011010 A:10001100 B:11101100 | |
| A:10001100 B:11101100 Полусумматор | PI:00010101 A:11001010 B:100000011 | |
| A: 01101010 B: 10111110 Сумматор по модулю 2 | PI:01010101 A: 11011111 B: 00111100 | |
| A: 01101010 B: 10111010 Полусумматор | PI: 11110111 A: 01010101 B: 11111111 | |
| A: 11111110 B: 01010111 Сумматор по модулю 2 | PI:11111010 A:10101011 B: 01010101 | |
| A:11110011 B:00101001 Полусумматор | PI: 00010100 A: 11111110 B: 01010111 | |
| A: 10000011 B: 11110111 Сумматор по модулю 2 | PI: 11101001 A: 01101010 B: 10111110 | |
| A: 10101111 B: 10101110 Полусумматор | PI: 00000101 A: 10000011 B: 11110111 | |
| A: 11011011 B: 10100010 Сумматор по модулю 2 | PI: 01101010 A: 10101111 B: 10101110 | |
| A: 10111110 B: 01010101 Полусумматор | PI: 00010100 A: 101000000 B: 10101110 | |
| A: 101000000 B: 10101110 Сумматор по модулю 2 | PI: 10101010 A:11110011 B:00001001 | |
| A: 10010001 B: 11110001 Полусумматор | PI: 00111111 A: 11011111 B: 10100010 | |
| A: 01000101 B: 01011110 Сумматор по модулю 2 | PI: 00111100 A: 10101100 B: 11010101 | |
| A:10001100 B:11101000 Полусумматор | PI:00010101 A:11001010 B:100000011 | |
| A: 10010001 B: 11110001 Сумматор по модулю 2 | PI:00011011 A:11100101 B:00101101 |
Содержание отчета
Отчет должен содержать:
1)Титульный лист;
2)Цель работы;
3)Принципиальные схемы сумматоров;
4)Таблицы истинности для каждого сумматора;
5)Графики полученных результатов
6)Вывод по проделанной работе.
8.Контрольные вопросы
1.Каково назначение сумматора?
2.В чем главная разница между полусумматором и одноразрядным полным сумматором?
3.Какие простейшие логические элементы имеют несколько входов? Поясните почему.
4.Для чего задается командная последовательность?
5.Можно ли задать одно имя для STIM1 и STIM2? Поясните ответ.
Литература
1. П.Хоровиц, У.Хилл. Искусство схемотехники.-М.:Мир, 2011
2. А. Н. Касьянов. Micro-Cap в схемотехнике. –М.: ТГТУ, 2004
3. М.А.Амелина, С.А.Амелин. Программа схемотехнического моделирования Micro-Cap 8.-М.: Горячая линия –Телеком, 2007.
4. Разевиг В.Д. Схемотехническое моделирование с помощью Micro-Cap 7 М.: Горячая линия – Телеком, 2003.
5.Павлов В.Н.,Ногин В.Н.Схемотехника аналоговых электронных устройств.-М.:Горячая линия – Телеком,2005.
6.Угрюмов Е.П.Цифровая схемотехника. – Спб.:БХВ-Петербург,2004