Остояния выходов шифратора 8x3

Х7	Х6	Х5	Х4	Х3	Х2	Х1	Х0	Y2	Y,	Yo

ТаблицаЗ.2 Состояние входов и выходов приоритетного шифратора К555ИВ1

Е

Х7

X6

Х5

Х4

Х3

Х2

X1

Х0

Y2

Y1

Yo

G

ЕО

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

Примечание: х = 0 или 1.

К555ИВ1 форматом 16x4 приведена на рис. 15.46. В этой схеме наивысший приоритет имеет вход Х15. Первый шифратор (верхний по схеме) включается только в том случае, если не возбужден ни один вход второго (нижнего) шифратора. Сигнал G=l, если возбужден хотя бы один вход

Xo...X15

Аналогично функционирует приоритетный шифратор К555ИВ2, отличительной особенностью которого является наличие выходов с тремя состояниями, что

а

б

Рис. 15.4. Условное схематичное изображение шифратора К555ИВ1 (а) и расширенный шифратор форматом 16x4 (б)

облегчает каскадирование шифраторов. Другой приоритетный шифратор К555ИВЗ имеет формат 10x4 и функционирует аналогично предыдущему.

Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный 2ⁿ-разрядный код, все разряды которого, за исключением одного, равны нулю. Дешифраторы бывают полные и неполные. Для полного дешифратора выполняется условие:

N = 2ⁿ, (3.2)

где п — число входов, а N— число выходов.

В неполных дешифраторах имеется и входов, но реализуется N < 2" выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

Рассмотрим принцип построения дешифратора на примере преобразования трехразрядного двоичного кода в унитарный код. Если считать, что входы и выходы упорядочены по возрастающим номерам, т. е. считать, что коду 000 соответствует выход yo, коду 001 - выход y_i и т. д., то для полного дешифратора можно записать восемь упорядоченных уравнений:

Y₀ =X₄X₂X₁ Y₁=X₄X₂X₁

Y₂=X₄X₂X₁ Y₃=X₄X₂X₁ Y₄=X₄X₂X₁ Y₅=X₄X₂X₁ Y₆=X₄X₂X₁ Y₇=X₄X₂X₁

Реализовать восемь уравнений (15.3) можно с помощью восьми трехвходовых элементов И. Подученная схема дешифратора приведена на рис. 3.5 а, а его условное схематичное изображение приведено на рис. 3.5 б.

Для расширения числа входов и выходов используют каскадное включение дешифраторов. На рис. 15.6 показана группа из пяти дешифраторов, соединенных последовательно в два каскада. Все дешифраторы одинаковые. Кроме кодовых входов каждый дешифратор имеет вход стробирующего сигнала (вход С). Сигнал на выходе дешифратора появляется только при С=1. Если С = 0, то на всех выходах дешифратора будут нули, т. е. дешифратор заперт.

На входы первого дешифратора DDI подаются старшие разряды Х₈ и Х₄ числа, которое нужно дешифрировать. Таким образом, дешифратор DDI определяет, какой из четырех дешифраторов DD2...DD5 из подключенных к нему будет выполнять дешифрирование младших разрядов числа. Выходные сигналы первого дешифратора подключены к стробирующим входам С остальных и разрешают их работу.

Младшие разряды дешифрируемого числа Х\ и ^G подаются на входы дешифраторов DD2...DD5. Однако выполнять дешифрирование этих разрядов будет только тот дешифратор, который включен сигналом, поданным на вход С от дешифратора старших разрядов

а)

б)

Рис. 15.5. Схема дешифратора 3x8 (а) и его условное схематичное изображение (б)

Так, например, при дешифрировании числа 1001 на вход поступает код 10, которым возбуждается выход 2. В этом случае включается дешифратор DD4 , на вход которого подан код 01 младших разрядов дешифрируемого числа. В результате будет возбужден выход 1 дешифратора DD4, при этом на выходе появится сигнал Y9, что соответствует выбранному входному коду.

Для расширения числа входов и выходов дешифраторов можно также воспользоваться параллельным или прямоугольным дешифратором, схема которого приведена на рис. 15.7. Схема прямоугольного дешифратора состоит из двух ступеней. Первая ступень состоит из двух дешифраторов DDI и DD2, первый из которых дешифрует младшие разряды X/ и Д? входного числа, а второй — старшие разряды Хз, кХф Вторая ступень состоит из N элементов 2И-НЕ. Все элементы 2И-НЕ разделены на строки и столбцы: строками управляет дешифратор первой ступени на DDI, a столбцами управляет дешифратор DD2. Схема, приведенная на рис. 15.7, соответствует полному дешифратору. Если исключить некоторые из элементов 2И-НЕ, то получим неполный дешифратор с уменьшенным числом выходов.

Тема 3.2-3.3 Преобразователи кодов, шифраторы, дешифраторы

Рис. 15.6. Каскадное включение дешифраторов

Рис. 15.7. Схема прямоугольного дешифратора