Особенности построения формирователей модулирующего
Сигнала радиопередающего устройства.
Задающие устройства амплитудной, фазовой модуляции
Сигнала.
В работе установки условно можно выделить, как уже отмечалось, две фазы: фазу включения и непосредственно рабочую фазу.
В начальной фазе процессор переводит различные характеристики и количественные величины из блоков постоянной памяти аппаратурного процессора в блоки памяти с произвольным доступом генератора сигнала несущей и боковых частот (НБЧ) и генератора только боковых частот (БЧ).
Во второй фазе величины, переведенные процессором в цифровом виде в генератор сигнала НБЧ и генератор сигналов БЧ, преобразуются аналоговыми устройствами этих блоков в сигналы модуляции. Полученные сигналы используются в качестве управляющих сигналов модуляции модуляторов модулятора НБЧ, боковых частот А и В.
В функциональную группу генератора модулирующего сигнала включают три субблока (см. альбом с. 10):
MCG – тактовый генератор модулирующих сигналов;
SSG – генератор сигнала боковых частот;
CSG – генератор сигнала несущей и боковых частот;
Функции:
1. Переключение фаз работы установки.
2. Организация обмена данными между запоминающими устройствами процессора и генераторов НБЧ и БЧ.
3. Управление выводом цифровой информации с ОЗУ генераторов CSG и SSG на цифроаналоговые преобразователи (возлагаются на тактовый генератор модулирующих сигналов MCG). С этой целью в его состав введен контролер интерфейса (IC 23…34), формирователь кода адреса (IC 19, 20, 62), образованный задающим генератором тактовой частоты 13,824 МГц делителем частоты. Дополнительная 4 функция, возлагаемая на MCG – функция сопряжения VOR и DME через устройство сопряжения (IC 48, 47, 56, 58, 59, 63).
Взаимодействие элементов.
На этапе загрузки исходных данных в оперативную память SSG и CSG с ПЗУ центрального процессора (ЦП) по сигналам и
, выдаваемых ЦП через шину управления на контроллер интерфейса (MCG), (
- чтение из ЗУ блока МЕМ, а
запись в запоминающее устройство SSG и CSG), по шине данных с МЕМ через пятое устройства ввода – вывода модуля CSG информация дискретно поступает на входы ОЗУ CSG и SSG. ОЗУ CSG и SSG имеют общее для них адресное пространство. Адреса ячеек памяти, в которые будет заноситься информация на этапе загрузки, определяются ЦП. Код адреса по шине адреса с МЕМ через 4УВВ модуля CSG, схему совпадения (буфер адреса) JC 39, 40 модуля MCG поступают на адресные входы запоминающих устройств SSG и CSG. Такт записи дискретного кода данных сопровождается сигналом
, формируемого интерфейсом MCG.
На этапе вывода или во второй фазе работы установки сигналы и
снимаются, то есть принимают значение высокого уровня, и модуль MCG переходит к автономному управлению работой CSG и SSG.
Цикл работы определяется интервалом времени 1/30 секунды, т.е. одним оборотом диаграммы направленности.
В качестве формирователя кода адреса используется устройство управления адресом.
JC 13…15, представляют собой счётчик импульсов, поступающих с частотой 30,72 КГц в буферное устройство JC 18, 20. При наличии сигнала управления «control» с устройства управления адресом через буфер инвертор, буфер интерфейса JC 19 , 20 код адреса поступает на адресные входы ОЗУ CSG и SSG, определяя адреса ячеек памяти, с которых считывается информация. Учитывая, что информация с ОЗУ SSG и CSG считывается в общую шину данных, возникает необходимость упорядочения подключения ЦАП каналов опорной фазы и переменной фазы. Эта функция возлагается на клапонируемые усилители, стоящие на входах ЦАП. Выполнение сопровождается сигналом управления, снимаемого со схемы совпадения JC 3 , 19 (CSG) и JC 31 (CSG) на входы, которых подаётся опорная временная шкала 30 Гц и признак включения канала опорной фазы или переменной фазы, снимаемого в свою очередь с 10 проводника шины данных. Считывание информации с ОЗУ гене раторов производится при наличии разрешающих сигналов кода адреса, сигнала выбора кристалла
и сигнала считывания
. При совпадении названных сигналов содержимое соответствующей ячейки памяти с ОЗУ выставляется на шину данных и далее с шины данных по рассмотренному выше принципу через клапонируемые усилители цифровой параллельный информационный код поступает на соответствующий ЦАП. В ЦАП цифровой код преобразуется в аналоговый модулирующий сигнал и далее через усилитель мощности поступает на выход. По описанной схеме работают преобразователи генераторов модулирующего сигнала каналов опорной и переменной фазы.
Генератор модулирующего сигнала переменной фазы в своём составе имеет четыре канала преобразования цифрового сигнала в аналоговый.
Канал формирует сигнал амплитудной модуляции для sin квадратуры.
Канал соответственно для cos квадратуры.
Канал формирует сигнал управления фазой модуляции для sin квадратуры.
Канал - соответственно для cos квадратуры.
Дополнительно в модуле SSG размещена схема формирования опорного напряжения для ЦАП обоих каналов, генератор тестового сигнала, генератор сигналов опознавания.
Генератор сигналов опознавания представляет собой программируемый кодом Морзе генератор тона 1020 Гц. Выходной сигнал генератора опознавания – аналоговый сигнал, поступает на схему объединения амплитудно – модулирующих сигналов в генератор НБЧ (CSG).
Генератор модулирующего сигнала опорной фазы обеспечивает формирование двух модулирующих сигналов, объединённых в один канал с речевым сигналом:
1. На частоте 9960 Гц частотно-модулированного тридцатью герцами сигнала опорной фазы.
2. На частоте 1020 Гц - сигнала опознавания (тон 1020 Гц амплитудно-модулирован кодом Морзе).
3. Речевой сигнал на вход генератора модулирующих сигналов поступает с пункта управления.
Элементы каналов опознавания и речевого сигнала, размещенные в модуле CSG представленны усилителями напряжения.
Следует отметить, что в модуле CSG имеется возможность считывания запрограммированной в ПЗУ центрального процессора цифровой информации всех трёх модулирующих сигналов с последующим преобразованием в аналоговый. Обмен информации с процессора производится в этом случае через УВВ №6 и свой ЦАП. Данный режим используется в основном в целях проверки работоспособности автоматического поиска отказавшего элемента.